[发明专利]基于FPGA的VOR信号发射机及其设计方法

摘要

本发明公开了一种基于FPGA的VOR信号发射机，其中，信号产生模块、信号处理模块、插值滤波器、D/A模块、混频模块、功放模块和发射天线顺次通信连接；PLL模块分别与信号处理模块和D/A模块通信连接；LO模块分别与混频模块和信号处理模块通信连接。本发明中的信号产生模块由软件产生基带信号，结合信号处理模块等硬件模块产生VOR信号，大大减小了现有VOR系统中模拟设备的使用，减小了设备体积，使得设备易于携带，降低了设备成本。同时前端功率小，在进行D/A变换前，传输的信号均为数字VOR基带信号，传输速率快，且可以通过PC机网络控制，使用方便，操作简单。

主权项

1.一种基于FPGA的VOR信号发射机的设计方法，其特征在于，包括以下步骤：/nS1、通过信号产生模块产生VOR基带信号；/nS2、在信号产生模块中设置VOR载波信号和抽样信号；/nS3、通过PL-JTAG接口将VOR基带信号和抽样信号下载至FPGA端，并通过网络端口将VOR载波信号和抽样信号载入ARM端；/nS4、通过Lvds接口将基带信号和抽样信号送入插值滤波器进行插值处理；/nS5、通过D/A模块将为数字信号形式的基带信号转换为模拟信号形式；/nS6、通过混频模块的上变频处理将模拟信号的频率变频为108M-117.95MHz；/nS7、通过功放模块将变频后的模拟信号进行放大，并将其加载至发射天线，发射VOR信号；/n所述步骤S1的VOR基带信号由System Generator仿真软件产生，其产生方法具体为：/nS1-1、通过DDS核算法建模产生30Hz的基准信号和9960Hz的副载波信号；/nS1-2、通过CORDIC算法将副载波与基准信号结合，产生9960Hz的FM信号；/nS1-3、通过控制模块控制DDS核输入端，控制30Hz基准信号的初始相位，产生初始相位可变的30Hz信号；/nS1-4、通过DDS核算法产生0.1MHz的固定载波信号；/nS1-5、结合FM信号和固定载波信号，产生双边带信号；/nS1-6、结合初始相位可变的30Hz信号和固定载波信号，生成调幅信号；/nS1-7、通过叠加双边带信号和调幅信号，产生VOR基带信号；/nS1-8、将VOR基带信号分路并进行I/Q正交变化，生成I路和Q路信号，并生成RTL模块；/n所述步骤S2中VOR载波信号和抽样信号频率均在Vivado套件中设置，其设置方法具体为：/nS2-1、在Vivado套件中将RTL模块固化，并生成IP核；/nS2-2、通过信号处理模块调用IP核并布线，对FPGA芯片进行管脚约束；/nS2-3、通过调用IP核布线编译产生的比特流文件加载至SDK开发环境中；/nS2-4、在SDK开发环境中设置载波信号和抽样信号的频率；/nS2-5、将设置好的载波信号和抽样信号的频率的文件加载固化。/n