[发明专利]功率半导体器件

摘要

本发明提供一种功率半导体器件，包括第一导电类型半导体衬底、漏极金属电极、第一导电类型半导体漂移区、第二导电类型半导体体区，第二导电类型半导体体区内有第一导电类型半导体源极区和抗穿通结构；抗穿通结构为第二导电类型半导体体接触区或金属结构；抗穿通结构的下表面与所述第一导电类型半导体漂移区的上表面重合或者二者间的距离小于0.5微米，使得器件不发生穿通击穿；本发明具有更小的栅交叠面积，同时具有更大的寄生栅源、栅漏电容等效极板距离，这两个因素都有利于减小栅寄生电容；同时，在器件源端引入抗穿通结构，避免短沟道和轻掺杂体区导致的穿通击穿。 1

主权项

1.一种功率半导体器件，其特征在于：包括第一导电类型半导体衬底(9)，与所述第一导电类型半导体衬底(9)底部连接的位于器件底部的漏极金属电极(10)；位于所述第一导电类型半导体衬底(9)上表面的第一导电类型半导体漂移区(8)；位于所述第一导电类型半导体漂移区(8)上表面的第二导电类型半导体体区(5)，所述第二导电类型半导体体区(5)内有第一导电类型半导体源极区(6)和抗穿通结构(7)；所述抗穿通结构(7)为第二导电类型半导体体接触区或金属结构；位于器件表面的源极金属电极(1)连接所述第一导电类型半导体源极区(6)和所述抗穿通结构(7)；所述抗穿通结构(7)的下表面与所述第一导电类型半导体漂移区(8)的上表面重合或者二者间的距离小于0.5微米，使得器件不发生穿通击穿；介质层(13)贯穿所述第二导电类型半导体体区(5)且伸入所述第一导电类型半导体漂移区(8)内部，所述介质层(13)中有控制栅电极(2)，所述控制栅电极(2)与所述第二导电类型半导体体区(5)及第一导电类型半导体漂移区(8)之间的介质层构成栅介质(12)。

2.根据权利要求1所述的功率半导体器件，其特征在于：所述抗穿通结构(7)和所述栅介质(12)之间的距离小于0.3微米；并且/或者所述控制栅电极(2)和所述第二导电类型半导体体区(5)、第一导电类型半导体漂移区(8)之间的栅介质(12)的厚度大于0.05微米。

3.根据权利要求1所述的功率半导体器件，其特征在于：所述第二导电类型半导体体区(5)的杂质浓度小于10¹⁵cm^‑3。

4.根据权利要求1所述的功率半导体器件，其特征在于：所述第一导电类型半导体源极区(6)和所述第一导电类型半导体漂移区(8)之间靠近所述栅介质(12)的第二导电类型半导体体区(5)的区域为器件开启时的导通沟道区，导通沟道区长度小于0.5微米。

5.根据权利要求1所述的功率半导体器件，其特征在于：控制栅电极(2)的上表面不高于第一导电类型半导体源极区(6)的下表面；并且/或者控制栅电极(2)的下表面不低于第一导电类型半导体漂移区(8)的上表面。

6.根据权利要求1所述的功率半导体器件，其特征在于：当抗穿通结构(7)为金属结构时，第二导电类型半导体体区(5)内部设有短接区(15)，短接区(15)和第一导电类型半导体源极区(6)及金属结构接触。

7.根据权利要求1所述的功率半导体器件，其特征在于：控制栅电极(2)分为第一电极(2a)和第二电极(2b)。

8.根据权利要求1所述的功率半导体器件，其特征在于：介质层(13)内部控制栅电极(2)下方设置第二源电极(3)。

9.根据权利要求8所述的功率半导体器件，其特征在于：控制栅电极(2)的下表面高于第一导电类型半导体漂移区(8)的上表面。

10.根据权利要求7所述的功率半导体器件，其特征在于：介质层(13)内部控制栅电极(2)下方设置第二源电极(3)。

11.根据权利要求8所述的功率半导体器件，其特征在于：控制栅电极(2)分为第一电极(2a)和第二电极(2b)，第二源电极(3)的上表面和源极金属电极(1)接触。

12.根据权利要求8所述的功率半导体器件，其特征在于：在第一导电类型半导体漂移区(8)中设置交替分布的第二导电类型条形区域(11a)和第一导电类型条形区域(11b)。

13.一种功率半导体器件，其特征在于：包括第二导电类型半导体衬底(19)、所述第二导电类型半导体衬底(19)上表面的第一导电类型半导体漂移区(8)；所述第一导电类型半导体漂移区(8)的右侧有第一导电类型漏极接触区(4)，所述第一导电类型漏极接触区(4)与顶部漏极金属电极(10)连接；所述第一导电类型半导体漂移区(8)的左侧有第二导电类型半导体体区(5)，在第一导电类型半导体漂移区(8)的表面有介质层(13)；所述第二导电类型半导体体区(5)内设置第一导电类型半导体源极区(6)和抗穿通结构(7)，所述抗穿通结构(7)为第二导电类型半导体体接触区，且所述抗穿通结构(7)的右边界和所述第二导电类型半导体体区(5)的右边界重合或者二者间的距离小于0.5微米；所述第一导电类型半导体源极区(6)和所述抗穿通结构(7)被源极金属电极(1)短接；在所述第二导电类型半导体体区(5)的上表面有栅介质(12)，所述第一导电类型半导体源极区(6)和所述第一导电类型半导体漂移区(8)之间靠近所述栅介质(12)的第二导电类型半导体体区(5)的区域为器件开启时的导通沟道区，导通沟道区长度小于0.5微米；在所述栅介质(12)和介质层(13)上分别有控制栅电极(2)和第二源电极(3)，所述第二导电类型半导体体区(5)的杂质浓度小于10¹⁵cm^‑3；所述控制栅电极(2)和所述第二导电类型半导体体区(5)之间的栅介质(12)的厚度大于0.05微米。