[发明专利]一种刻蚀磁性隧道结导电硬掩模的方法有效
| 申请号： | 201810090020.0 | 申请日： | 2018-01-30 |
| 公开（公告）号： | CN110098320B | 公开（公告）日： | 2023-04-28 |
| 发明（设计）人： | 张云森;肖荣福;郭一民;陈峻 | 申请（专利权）人： | 上海磁宇信息科技有限公司 |
| 主分类号： | H10N50/01 | 分类号： | H10N50/01 |
| 代理公司： | 上海容慧专利代理事务所(普通合伙) 31287 | 代理人： | 于晓菁 |
| 地址： | 201800 上海*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种刻蚀磁性隧道结导电硬掩模的方法，包括如下步骤：(1)提供表面抛光的带金属通孔的CMOS基底，并在基底上沉积底电极和磁性隧道结多层膜、导电硬模层的刻蚀阻挡层、导电硬掩模、导电硬掩模的掩模层；(2)采用光刻胶/底部抗反射层的双层结构或采用光刻胶/无机抗反射层/含碳膜层的三层结构图形化导电硬掩模图案，并使图案转移到导电硬掩模的掩模层顶部；(3)刻蚀导电硬掩模，并去掉残留物。本发明有利于MTJ单元阵列关键尺寸的控制和整个MRAM未来的继续缩微化，有利于器件的良率的提升。 | ||
| 搜索关键词： | 一种 刻蚀 磁性 隧道 导电 硬掩模 方法 | ||
【主权项】：
1.一种刻蚀磁性隧道结导电硬掩模的方法，其特征在于，包括如下步骤：步骤一、提供表面抛光的带金属通孔的CMOS基底，并在所述基底上沉积底电极和磁性隧道结多层膜、导电硬模层的刻蚀阻挡层、导电硬掩模、导电硬掩模的掩模层；步骤二、采用光刻胶/底部抗反射层的双层结构或采用光刻胶/无机抗反射层/含碳膜层的三层结构图形化导电硬掩模图案，并使所述图案转移到所述导电硬掩模的掩模层顶部；步骤三、刻蚀所述导电硬掩模，并去掉残留物。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海磁宇信息科技有限公司，未经上海磁宇信息科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810090020.0/，转载请声明来源钻瓜专利网。
