[发明专利]CMOS器件及调节CMOS器件阈值的方法有效

申请号：	201810096680.X	申请日：	2018-01-31
公开（公告）号：	CN108511392B	公开（公告）日：	2019-11-12
发明（设计）人：	殷华湘;姚佳欣;王文武;叶甜春	申请（专利权）人：	中国科学院微电子研究所
主分类号：	H01L21/8238	分类号：	H01L21/8238;H01L27/092;H01L29/10
代理公司：	北京康信知识产权代理有限责任公司 11240	代理人：	韩建伟;谢湘宁
地址：	100029 ***	国省代码：	北京;11
权利要求书：	查看更多	说明书：	查看更多
摘要：	本发明提供了一种CMOS器件及调节CMOS器件阈值的方法。该方法包括以下步骤：S1，提供衬底，衬底包括NMOS区域和PMOS区域，NMOS区域至少具有第一鳍片和第二鳍片，PMOS区域至少具有第三鳍片和第四鳍片；S2，在衬底上顺序形成第一阻挡层和第一功函数层，第一阻挡层覆盖于NMOS区域和PMOS区域之上，第一功函数层位于第一阻挡层的不与第一鳍片和第二鳍片对应的表面上；S3，顺序形成第二功函数层和第二阻挡层，第二功函数层覆盖第一阻挡层和第一功函数层设置，第二阻挡层覆盖第二功函数层设置，第二阻挡层对应第一鳍片和第二鳍片的位置具有不同厚度，且第二阻挡层对应第三鳍片和第四鳍片的位置具有不同厚度。
搜索关键词：	鳍片阻挡层功函数层衬底顺序形成覆盖
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

1.一种调节CMOS器件阈值的方法，其特征在于，包括以下步骤：S1，提供衬底(100)，所述衬底(100)包括NMOS区域和PMOS区域，所述NMOS区域至少具有第一鳍片(101)和第二鳍片(102)，所述PMOS区域至少具有第三鳍片(103)和第四鳍片(104)；S2，在所述衬底(100)上顺序形成第一阻挡层(10)和第一功函数层(20)，所述第一阻挡层(10)覆盖于所述NMOS区域和所述PMOS区域之上，所述第一功函数层(20)位于所述第一阻挡层(10)的不与所述第一鳍片(101)和所述第二鳍片(102)对应的表面上；S3，顺序形成第二功函数层(30)和第二阻挡层(40)，所述第二功函数层(30)覆盖所述第一阻挡层(10)和第一功函数层(20)设置，所述第二阻挡层(40)覆盖所述第二功函数层(30)设置，所述第二阻挡层(40)对应所述第一鳍片(101)和所述第二鳍片(102)的位置具有不同厚度，且所述第二阻挡层(40)对应所述第三鳍片(103)和所述第四鳍片(104)的位置具有不同厚度。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201810096680.X/，转载请声明来源钻瓜专利网。

同类专利

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]CMOS器件及调节CMOS器件阈值的方法有效

专利文献下载