[发明专利]一种高速ADC交织采样系统在审
| 申请号： | 201810109473.3 | 申请日： | 2018-02-05 |
| 公开（公告）号： | CN108390673A | 公开（公告）日： | 2018-08-10 |
| 发明（设计）人： | 谭洪舟;赵江波;路崇;李宇 | 申请（专利权）人： | 佛山市顺德区中山大学研究院;广东顺德中山大学卡内基梅隆大学国际联合研究院;中山大学 |
| 主分类号： | H03M1/06 | 分类号： | H03M1/06;H03M1/12 |
| 代理公司： | 广州嘉权专利商标事务所有限公司 44205 | 代理人： | 左恒峰 |
| 地址： | 528399 广东省佛山市顺德区*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种高速ADC交织采样系统，包括差分电路和时钟电路，差分电路和时钟电路分别与N通道的ADC通过差分对传输线连接；差分电路包括顺序级联的第一变压器和第二变压器，以及信号输出模块，信号输出模块的输入端连接到第二变压器的输出端；时钟电路包括用于向N通道的ADC分别输入差分对时钟信号的后级时钟模块，以及用于向后级时钟模块输入具有相位差的差分对信号的第一时钟芯片；后级时钟模块包括N/2块与N通道的ADC差分匹配的第二时钟芯片，N/2块第二时钟芯片分别连接到第一时钟芯片的输出端。本发明可抑制差分信号失衡以及提升系统信纳比和无杂散动态范围，有利于提高系统的整体性能。 | ||
| 搜索关键词： | 时钟芯片 差分电路 时钟电路 时钟模块 变压器 信号输出模块 采样系统 高速ADC 输出端 传输线 差分对信号 输入端连接 差分信号 时钟信号 提升系统 相位差 级联 向后 杂散 匹配 失衡 | ||
【主权项】：
1.一种高速ADC交织采样系统，其特征在于：包括差分电路(a)和时钟电路(b)，所述差分电路(a)和时钟电路(b)分别与N通道的ADC通过差分对传输线连接；所述差分电路(a)包括顺序级联的第一变压器(T1)和第二变压器(T2)，以及用于向N通道的ADC分别输入差分对信号的信号输出模块(4)，所述信号输出模块(4)的输入端连接到第二变压器(T2)的输出端；所述时钟电路(b)包括用于向N通道的ADC分别输入差分对时钟信号的后级时钟模块(6)，以及用于向后级时钟模块(6)输入具有相位差的差分对信号的第一时钟芯片(U1A)；所述后级时钟模块(6)包括N/2块与N通道的ADC差分匹配的第二时钟芯片(U2A)，所述N/2块第二时钟芯片(U2A)分别连接到第一时钟芯片(U1A)的输出端。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于佛山市顺德区中山大学研究院;广东顺德中山大学卡内基梅隆大学国际联合研究院;中山大学，未经佛山市顺德区中山大学研究院;广东顺德中山大学卡内基梅隆大学国际联合研究院;中山大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810109473.3/，转载请声明来源钻瓜专利网。
