[发明专利]一种基于压缩感知的低功耗心电信号处理电路及其方法有效

专利信息
申请号: 201810145303.0 申请日: 2018-02-12
公开(公告)号: CN108158577B 公开(公告)日: 2023-09-05
发明(设计)人: 虞致国;黄翔;魏敬和;钱黎明;顾晓峰 申请(专利权)人: 江南大学
主分类号: A61B5/256 分类号: A61B5/256;A61B5/308;A61B5/332
代理公司: 无锡市大为专利商标事务所(普通合伙) 32104 代理人: 曹祖良
地址: 214122 江苏*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明属于可穿戴设备技术领域,涉及一种基于压缩感知的低功耗心电信号处理电路,时钟分频模块分别与序列发生模块、压缩计算模块、存储模块及控制模块连接,序列发生模块输出端与压缩计算模块输入端连接,心电信号输入到压缩计算模块输入端,压缩计算模块将输入的心电数据利用压缩矩阵进行压缩运算,压缩计算模块输出端与存储模块连接,并将运算结果存储到存储模块,控制模块通过使能信号控制各个模块的开启或关闭;本发明将输入的N×1维心电数据与序列发生模块产生的M×N维矩阵通过压缩计算模块进行压缩运算,得到M维的压缩数,该电路具有较小的电路面积和较低的功耗,完成对心电信号的压缩处理,同时具有良好的压缩性能。
搜索关键词: 一种 基于 压缩 感知 功耗 电信号 处理 电路 及其 方法
【主权项】:
1.一种基于压缩感知的低功耗心电信号处理电路,包括时钟分频模块(1)、序列发生模块(2)、压缩计算模块(3)、存储模块(4)以及控制模块(5),其特征在于:所述时钟分频模块(1)分别与序列发生模块(2)、压缩计算模块(3)、存储模块(4)及控制模块(5)连接,用于产生M×N维压缩矩阵的序列发生模块(2)的输出端与压缩计算模块(3)的输入端连接,心电信号输入到压缩计算模块(3)的输入端,所述压缩计算模块(3)将输入的N×1维心电数据利用M×N维压缩矩阵数据进行压缩运算,所述压缩计算模块(3)的输出端与存储模块(4)连接,并将运算结果存储到存储模块(4),所述控制模块(5)分别和序列发生模块(2)、压缩计算模块(3)和存储模块(4)连接,并通过使能信号控制序列发生模块(2)、压缩计算模块(3)和存储模块(4)的开启或关闭。

2.根据权利要求1所述的一种基于压缩感知的低功耗心电信号处理电路,其特征在于:所述序列发生模块(2)包括四输出的伪随机序列发生器、锁存器、触发器、异或门或与门,其中,第一输出序列发生器包括第一组触发器,所述第一组触发器为若干个依次串接的触发器,所述第一组触发器的输入D端与异或门OX_1的输出端连接,所述第一组触发器的输出Q端与锁存器一的输入D端连接,所述锁存器一的输出Q端生成伪随机序列Z1;第二输出序列发生器包括第二组触发器,所述第二组触发器为若干个依次串接的触发器,所述第二组触发器的输入D端与异或门OX_2的输出端连接,输出Q端生成伪随机序列Z2;第三输出序列发生器包括第三组触发器,所述第三组触发器为若干个依次串接的触发器,所述第三组触发器的输入D端与异或门OX_3的输出端连接,输出Q端生成伪随机序列Z3;第四输出序列发生器包括第四组触发器,所述第四组触发器为若干个依次串接的触发器,所述第四组触发器的输入D端与异或门OX_4的输出端连接,输出Q端接入锁存器二的输入D端,所述锁存器二输出Q端生成伪随机序列Z4

所述序列Z1和Z3接入异或门OX_5的输入端,所述异或门OX_5的输出端生成序列Z1_3,所述序列Z2和Z4接入异或门OX_6的输入端,所述异或门OX_6的输出端生成序列Z2_4

所述序列Z1_3通过触发器接入与门的一个输入端,所述序列Z2_4通过串接的触发器和锁存器三接入与门的另一输入端,所述与门的输出端生成序列Z;

所述序列Z为长度m的0、1序列,且序列中出现1的概率为1/4,将序列Z的每M个元素作为矩阵的一列,生成一个M×N的压缩矩阵Φ,其中M×N≤m,N对应每个压缩周期待压缩信号的个数,M对应压缩后的信号个数。

3.根据权利要求2所述的一种基于压缩感知的低功耗心电信号处理电路,其特征在于:所述时钟分频模块(1)可将频率为f的时钟分频生成频率为f/2、f/4的时钟,所述时钟分频模块(1)将频率f/4的时钟接入四输出的伪随机序列发生器的串接触发器中,并通过非门接入锁存器一和锁存器二中,将频率f/2的时钟接入触发器中,并通过非门接入锁存器三中,将频率f的时钟接入触发器中。

4.根据权利要求1所述的一种基于压缩感知的低功耗心电信号处理电路,其特征在于:所述压缩计算模块(3)包括加法器,所述压缩计算模块(3)将输入的N×1维心电数据利用M×N维压缩矩阵数据进行压缩运算是指将M×N维的压缩矩阵Φ与N×1维心电矩阵相乘,采用串行计算方式,在频率f的时钟下,可分解为矩阵Φ中的每列数据分别与N×1维心电矩阵中对应的数据相乘后再相加,由于压缩矩阵Φ中的元素不是0就是1,整个运算中只需通过加法器做加法运算,所述加法器的一个输入与序列发生模块(2)连接,另一个输入与存储模块(4)内的寄存器连接,所述频率f满足:f>M×fsample,其中fsample为N×1维心电数据的采样频率。

5.根据权利要求4所述的一种基于压缩感知的低功耗心电信号处理电路,其特征在于:所述存储模块(4)包括M个寄存器组,存储模块(4)是一个利用地址寻址的存储结构,每读出或写入一个数据后,其对应的读地址或写地址自动加一,所述寄存器组中缓存压缩计算模块(3)上次运算得到的压缩数据,并与下次运算得到的压缩数据进行相加。

6.根据权利要求1所述的一种基于压缩感知的低功耗心电信号处理电路,其特征在于:所述控制模块(5)包括两个计数器,所述控制模块(5)在压缩计算过程中,利用两个计数器,根据时钟进行计数,从而确定压缩计算所处的状态。

7.一种基于压缩感知的低功耗心电信号处理方法,其特征是,包括如下步骤:

步骤一.通过时钟分频模块(1)将频率为f的时钟分频生成频率为f/2、f/4的时钟;

步骤二.在不同的时钟频率下,所述序列发生模块(2)生成序列Z,将序列Z的每M个元素作为矩阵的一列,生成一个M×N的压缩矩阵Φ;

步骤三.通过时钟分频模块(1),在频率f的时钟下,所述压缩计算模块(3)利用压缩矩阵Φ将输入的心电数据进行压缩计算,并将压缩计算结果存储到存储模块(4)中。

8.根据权利要求7所述的一种基于压缩感知的低功耗心电信号处理方法,其特征在于,所述步骤二中,在f/4时钟频率下,利用四输出的伪随机序列发生器和锁存器,生成四组伪随机序列Z1、Z2、Z3、Z4

在f/2时钟频率下,利用异或门,将序列Z1、Z2、Z3、Z4生成序列Z1_3和Z2_4;其中Z1_3=Z1⊕Z3,Z2_4=Z2⊕Z4

在f时钟频率下,利用与门,将序列Z1_3和Z2_4生成序列Z;其中Z=Z1_3*&Z2_4*,Z1_3*是利用触发器将Z1_3采样后的序列,Z2_4*是利用触发器和锁存器三将Z2_4相对Z1_3*延迟半个周期后的序列。

9.根据权利要求7所述的一种基于压缩感知的低功耗心电信号处理方法,其特征在于,所述步骤三中,在频率f的时钟下,所述压缩计算模块(3)接收采样频率为fsample的N×1维心电数据,并将所述序列发生模块(2)产生的M×N的压缩矩阵Φ与输入的N×1维心电数据做矩阵乘法,采用串行计算方式,依次运算M次,每次运算得到的压缩数据缓存到所述存储模块(4)中,并与下次运算得到的压缩数据进行相加,得到M维压缩数据,最终压缩计算结果存储到存储模块(4)中。

10.根据权利要求7所述的一种基于压缩感知的低功耗心电信号处理方法,其特征在于,还包括控制模块(5),所述控制模块(5)在整个压缩计算过程中,利用计数器确定压缩计算所处的状态;具体为在对每个心电数据进行M次计算后,将prbs_en信号置0,暂停序列发生模块(2)的功能,在下一个心电数据到来前,开启序列发生模块(2);通过生成add_en和fifo_en信号控制压缩计算模块(3)和存储模块(4)的开
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于江南大学,未经江南大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810145303.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top