[发明专利]延迟缓冲器在审
| 申请号： | 201810160145.6 | 申请日： | 2018-02-26 |
| 公开（公告）号： | CN108536474A | 公开（公告）日： | 2018-09-14 |
| 发明（设计）人： | 约瑟·阿尔贝托·若昂;黄子强;亚历杭德罗·里科·卡罗 | 申请（专利权）人： | ARM有限公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30;G06F9/38 |
| 代理公司： | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人： | 林强 |
| 地址： | 英国*** | 国省代码： | 英国;GB |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及延迟缓冲器。一种装置包括：用于执行处理的两个或更多个线程的指令的处理电路、用于同时存储两个或更多个线程的上下文数据的硬件寄存器、以及用于提交线程的被执行的指令的结果的提交电路，其中，对于每个线程，提交电路按照程序顺序提交该线程的指令。提供至少一个延迟缓冲器来缓冲至少一个阻塞指令，阻塞指令的执行被处理电路完成但在程序顺序中同一线程的更先前指令的执行未被完成。这可以帮助解决线程间阻塞，从而提高性能。 | ||
| 搜索关键词： | 线程 指令 延迟缓冲器 阻塞 处理电路 电路 上下文数据 硬件寄存器 缓冲 存储 帮助 | ||
【主权项】：
1.一种装置，包括：处理电路，用于执行处理的多个线程的指令；硬件寄存器，用于同时存储所述多个线程的上下文数据；提交电路，用于提交所述多个线程的被执行的指令的结果，其中对于每个线程，所述提交电路被配置为按照程序顺序提交该线程的指令；以及至少一个延迟缓冲器，用于缓冲至少一个阻塞指令，针对所述阻塞指令的执行已被所述处理电路完成但在所述程序顺序中同一线程的更先前的指令的执行未被完成。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于ARM有限公司，未经ARM有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810160145.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种代码的规范性检查方法及装置
- 下一篇：完整编程命令处理方法与装置
