[发明专利]用于扩展外围组件互连高速结构的系统和方法有效
| 申请号： | 201810163181.8 | 申请日： | 2014-06-28 |
| 公开（公告）号： | CN108268412B | 公开（公告）日： | 2022-04-05 |
| 发明（设计）人： | 卫斯理·邵 | 申请（专利权）人： | 华为技术有限公司 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518129 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种示例性实施例扩展外围组件互连高速(peripheral component interconnect express，PCIe)装置包含主机PCIe结构，所述主机PCIe结构包括主根复合体。所述主机PCIe结构具有在主CPU上的总线号的第一集合和第一存储器映射输入/输出(memory mapped input/output，MMIO)空间。扩展PCIe结构包含根复合体端点(root complex endpoint，RCEP)作为所述主机PCIe结构的端点的部分。所述扩展PCIe结构具有对应地与所述总线号的第一集合和所述第一MMIO空间不同的总线号的第二集合和第二MMIO空间。 | ||
| 搜索关键词： | 用于 扩展 外围 组件 互连 高速 结构 系统 方法 | ||
【主权项】：
1.一种扩展外围组件互连高速PCIe(peripheral component interconnect express)系统，其特征在于，包括：主机PCIe结构，包括主根复合体，所述主机PCIe结构具有在主中央处理单元(central processing unit，CPU)上的总线号的第一集合和第一存储器映射输入/输出MMIO(memory mapped input/output)空间；以及扩展PCIe结构，包括根复合体端点RCEP(root complex endpoint)作为所述主机PCIe结构的一个端点，所述扩展PCIe结构具有对应地与所述总线号的第一集合和所述第一MMIO空间不同的总线号的第二集合和第二MMIO空间。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司，未经华为技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810163181.8/，转载请声明来源钻瓜专利网。
