[发明专利]半导体装置有效
| 申请号： | 201810165948.0 | 申请日： | 2018-02-28 |
| 公开（公告）号： | CN109216286B | 公开（公告）日： | 2023-09-19 |
| 发明（设计）人： | 甲斐健志;丸山力宏 | 申请（专利权）人： | 富士电机株式会社 |
| 主分类号： | H01L23/00 | 分类号： | H01L23/00;H01L23/498 |
| 代理公司： | 北京铭硕知识产权代理有限公司 11286 | 代理人： | 金玉兰;王颖 |
| 地址： | 日本神奈*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体装置，其能够抑制构成部件相对于电路图案的接合强度的下降。在半导体装置(10)中，电路图案(12b、12e、12h)在彼此对置的侧面分别形成有保护膜(12b2、12e1、12e4、12h2)，不对形成了这些保护膜(12b2、12e1、12e4、12h2)的侧面以外的面进行电镀处理等。因此，如果将半导体元件(15a、15b、15d)和接触部件(16b、16f)直接经由焊料(18h、18i、18l、18b、18f)接合到电路图案(12b、12e、12h)，则抑制焊料(18h、18i、18l、18b、18f)相对于多个电路图案(12b、12e、12h)的润湿性的下降。 | ||
| 搜索关键词： | 半导体 装置 | ||
【主权项】：
1.一种半导体装置，其特征在于，具有：基板，其包括绝缘板和形成在所述绝缘板的正面的多个电路图案；多个保护膜，其使所述多个电路图案的正面的接合区域露出，并且至少分别形成在所述多个电路图案的彼此对置的侧部；以及多个构成部件，其经由焊料接合到所述多个电路图案的所述接合区域。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士电机株式会社，未经富士电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810165948.0/，转载请声明来源钻瓜专利网。
- 上一篇：显示面板
- 下一篇：并入柔性存储器装置的防篡改封条
