[发明专利]一种孔内无氧干法刻蚀降低3D通孔超结构LED芯片电压的方法

摘要

本发明公开一种孔内无氧干法刻蚀降低3D通孔超结构LED芯片电压的方法，包括在外延衬底上制备n型掺杂GaN层，InGaN/GaN多量子阱层，p型掺杂GaN层。在LED外延片表面制备纳米Ag基反射镜、反射镜保护层、N MESA开孔、绝缘层，再开出n‑pad圆孔图形；利用无氧干法刻蚀n‑pad圆孔内的SiO2，填充孔内N金属电极，制备键合层金属；剥离旧的生长衬底，制备MESA切割道、钝化层PA、P电极图案、P电极金属，形成LED芯片。本发明通过控制SiO2与光刻胶的刻蚀比，解决了3D通孔超结构LED芯片的电压过高问题。将整片LED wafer的驱动电压良率大幅提升，片内电压均值可降至3.0V以下。

主权项

1.一种孔内无氧干法刻蚀降低3D通孔超结构LED芯片电压的方法，其特征在于，包括以下步骤：（1）提供外延衬底，在外延衬底上外延生长LED外延片，包括生长在外延衬底上的n型掺杂GaN层，生长在n型掺杂GaN层上的InGaN/GaN多量子阱层，生长在InGaN/GaN多量子阱层上的p型掺杂GaN层；（2）在LED外延片表面使用磁控溅射或电子束蒸发工艺，蒸镀纳米Ag基反射镜，将制备的纳米Ag基反射镜置于快速退火炉内进行高温退火，再将退火后的纳米Ag基反射镜通过光刻及湿法腐蚀进行处理，获得第一开孔；（3）在腐蚀后的纳米Ag基反射镜上制备反射镜保护层，并配合光刻及lift‑off方法得到第二开孔；所述反射镜保护层覆盖所述第一开孔的底部及侧壁；所述反射镜保护层的材料为TiW、Au、Ti、Pt、Ni、Al和Cr中的一种或者几种的组合；（4）在步骤（3）的第二开孔内形成贯穿所述p型掺杂GaN层及InGaN/GaN多量子阱层的第三开孔，第三开孔的底部位于所述n型掺杂GaN层内，并未贯穿n型掺杂GaN层；刻蚀上电极功率为100W‑300W，下电极功率为50W‑200W，刻蚀速率为10埃/秒‑25埃/秒；（5）在所述第三开孔形成第一绝缘层，所属第一绝缘层覆盖所述第三开孔的底部及侧壁，所述第一绝缘层的材料是二氧化硅；（6）利用PECVD工艺制备绝缘层，再利用标准光刻工艺在第三开孔N孔对应的绝缘层内部开出n‑pad第四开孔图形；（7）利用无氧干法刻蚀n‑pad第四开孔图形内的SiO2,将底部的n型掺杂GaN层暴露出来；所述第四开孔暴露出位于所述第三开孔底部n型掺杂GaN层，去除该区域对应所述第四开孔区域的第一绝缘层，所述无氧干法刻蚀的气体是SF6、SF6/Ar、SF6/N2和SF6/He中的一种或者几种的组合，所述无氧干法刻蚀的上电极功率为300W‑500W，下电极功率为100W‑250W，刻蚀速率为25埃/秒‑45埃/秒，刻蚀温度为‑30~100℃，钝化层与光刻胶的刻蚀比为6：1—20：1；（8）在无氧干法刻蚀之后在ICP内加入一步非氧化性气体吹扫，所述吹扫的气体为Ar、N2或He；（9）用金相显微镜检测孔底部的SiO2是否刻蚀干净，用台阶仪测量孔内外 MESA高度差，与实际外延层厚度相对比较是否一致；用EL机台点测孔内及孔外p电极金属层，确认底部n型掺杂GaN层和p型掺杂GaN层能够导通，用FIB‑SEM‑EDS测量孔内n型掺杂GaN层的表面成分和表面形貌；（10）在第四开孔内填充N电极金属，所述N电极金属的上表面与所述第一绝缘层的上表面在同一水平线，所述N电极金属为Al、Ti、W、Au、Cr、Mo、Pt和Ag中的一种或者几种的组合；（11）在步骤（5）得到的结构表面形成第一金属键合层；提供键合衬底，在所述第一金属键合层的正面形成第二金属键合层，在所述键合衬底的背面形成第一背金层，所述键合衬底通过所述第一及第二金属键合层键合于所述第一绝缘层，所述第一键合层和第二键合层的金属为Sn‑Ni；（12）剥离外延生长衬底，所述剥离外延生长衬底的方法为机械研磨加化学蚀液腐蚀，再对剥离外延生长衬底后的芯片表面使用干法刻蚀去除芯片缓冲层，将n型掺杂GaN层的背面完全暴露出来，并采用化学溶液对n型掺杂GaN层进行粗化处理，以减少GaN‑空气界面的全反射效应；所述化学蚀液是氢氟酸、硝酸和冰醋酸的一种或者几种的组合，所述化学溶液为KOH/NaOH的热溶液或KOH/NaOH的熔融物；（13）在粗化后的n型掺杂GaN层表面，制备SiO2掩模层，再采用标准光刻工艺做好MESA切割道图形，去除MESA切割道处图形的SiO2，再采用电感耦合等离子体刻蚀机台配合酸洗机湿法蚀刻MESA切割道图形处的GaN；（14）在步骤（12）得到样品表面制备第二绝缘层，并配合标准光刻、刻蚀、电子束蒸发及lift‑off工艺形成P电极，得3D通孔超结构LED芯片；所述P电极的金属为Cr、Pt、Au、Ni、Ti和TiW中的一种或者几种的组合。