[发明专利]一种用于降低高速暂态量保护采样数据噪声影响的方法有效

专利信息
申请号: 201810184825.1 申请日: 2018-03-07
公开(公告)号: CN108322216B 公开(公告)日: 2022-03-15
发明(设计)人: 陈安伟;胡列翔;韩志军;陆承宇;裘愉涛;李旭;王松;李宝伟;戚宣威;樊占峰;吴佳毅;汪冬辉;方芳;杨涛;吴栋萁;陈明;方正;王莉;邓茂军 申请(专利权)人: 国网浙江省电力有限公司电力科学研究院;国家电网公司;许继集团有限公司;许继电气股份有限公司;许昌许继软件技术有限公司
主分类号: H03M1/08 分类号: H03M1/08;H02H1/00
代理公司: 浙江翔隆专利事务所(普通合伙) 33206 代理人: 张建青
地址: 310014 浙江*** 国省代码: 浙江;33
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种用于降低高速暂态量保护采样数据噪声影响的方法。目前,由于高速采样产生的噪声干扰,存在高速暂态量保护无法识别故障的问题。本发明采用的技术方案包括:暂态量保护装置在硬件采样回路增加一路高速AD采样参考通道,该路高速AD采样参考通道不接入外部回路;暂态量保护装置正常运行时,FPGA统一对高速AD采样保护通道以及高速AD采样参考通道进行高速采样控制,并投入降噪判据。本发明减小了硬件噪声对高速采样的暂态量保护的影响,满足了高速暂态量保护可靠性的要求。
搜索关键词: 一种 用于 降低 高速 暂态量 保护 采样 数据 噪声 影响 方法
【主权项】:
1.一种用于降低高速暂态量保护采样数据噪声影响的方法,其特征在于,包括如下步骤:步骤一,暂态量保护装置在硬件采样回路增加一路高速AD采样参考通道,该路高速AD采样参考通道不接入外部回路;步骤二,暂态量保护装置正常运行时,FPGA统一对高速AD采样保护通道以及高速AD采样参考通道进行高速采样控制,并投入降噪判据:当|x(k)‑ref(k)|≤α*|ref(k)|时,高速AD采样保护通道使用的采样数据x(k)=x(k)‑ref(k),其中x(k)为保护采样点,ref(k)为参考通道采样点,其中α取值为0.1;步骤三,当不满足|x(k)‑ref(k)|≤α*|ref(k)|条件时,投入满足条件时,高速AD采样保护通道使用的采样数据x(k)=x(k)‑ref(k),不满足条件时,使用保护通道的原始采样数据,其中β取0.2,N为1周期的采样点数。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国网浙江省电力有限公司电力科学研究院;国家电网公司;许继集团有限公司;许继电气股份有限公司;许昌许继软件技术有限公司,未经国网浙江省电力有限公司电力科学研究院;国家电网公司;许继集团有限公司;许继电气股份有限公司;许昌许继软件技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810184825.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top