[发明专利]用于三维存储器件的存储区制作过程的硬掩模处理方法有效
| 申请号： | 201810191314.2 | 申请日： | 2018-03-08 |
| 公开（公告）号： | CN108389786B | 公开（公告）日： | 2019-06-21 |
| 发明（设计）人： | 何佳;刘藩东;华文宇;夏志良;霍宗亮 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L21/027 | 分类号： | H01L21/027;H01L27/11517 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 骆希聪 |
| 地址： | 430205 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种硬掩模处理方法，用于三维存储器件的存储区制作过程，所述方法包括以下步骤：提供半导体结构，所述半导体结构包括堆叠层、位于所述堆叠层中的沟道孔，以及位于所述堆叠层上的硬掩模层；填充所述沟道孔；在所述沟道孔中形成凹槽；在所述堆叠层上覆盖接触层，所述接触层的一部分嵌入所述凹槽；进行平坦化处理，一并去除所述硬掩模层和所述接触层，直至露出所述堆叠层表面；其中所述硬掩模层的材料适于在同一平坦化处理步骤中与所述接触层一并被去除。本发明只需要经过一次平坦化处理即可去除多余的硬掩模层和接触层，步骤更为简单；其次，一次平坦化处理显著缓解了嵌入沟道孔内的接触层和周围的堆叠层高度不同的问题。 | ||
| 搜索关键词： | 堆叠层 接触层 硬掩模层 沟道 平坦化处理 去除 三维存储器件 半导体结构 制作过程 硬掩模 嵌入 平坦化处理步骤 填充 缓解 覆盖 | ||
【主权项】：
1.一种硬掩模处理方法，用于三维存储器件的存储区制作过程，所述方法包括以下步骤：提供半导体结构，所述半导体结构包括堆叠层、位于所述堆叠层中的沟道孔，以及位于所述堆叠层上的硬掩模层；填充所述沟道孔；在所述沟道孔中形成凹槽；在所述堆叠层和硬掩模层上覆盖接触层，所述接触层的一部分嵌入所述凹槽；进行平坦化处理，一并去除所述硬掩模层和所述接触层，直至露出所述堆叠层表面；其中所述硬掩模层的材料适于在同一平坦化处理步骤中与所述接触层一并被去除。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810191314.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
