[发明专利]制造半导体器件的方法有效

专利信息
申请号: 201810194182.9 申请日: 2014-01-24
公开(公告)号: CN108461395B 公开(公告)日: 2022-08-23
发明(设计)人: 佃荣次;片山弘造;园田贤一郎;国清辰也 申请(专利权)人: 瑞萨电子株式会社
主分类号: H01L21/283 分类号: H01L21/283;H01L27/115;H01L27/11563;H01L27/11568;H01L27/11573;H01L29/423;H01L21/336;H01L29/792
代理公司: 北京市金杜律师事务所 11256 代理人: 王茂华
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种制造半导体器件的方法,包括:(a)在第一区域中经第一绝缘膜在半导体衬底上方形成第一伪栅电极,经第二绝缘膜在半导体衬底上方形成第二伪栅电极,在第二区域中经第三绝缘膜在半导体衬底上方形成第三伪栅电极,第二伪栅电极经第四绝缘膜与第一伪栅电极相邻,第二伪栅电极的高度大于第三伪栅电极的高度;(b)形成层间绝缘层以便与第一至第三伪栅电极的上表面重叠;(c)抛光层间绝缘层、第一至第三伪栅电极的各部分使其上表面从层间绝缘层暴露;(d)去除第一至第三伪栅电极;以及(e)在第一至第三开口部中填充含金属的膜,第一至第三开口部是在步骤(d)中已经去除第一至第三伪栅电极的区域。
搜索关键词: 制造 半导体器件 方法
【主权项】:
1.一种制造半导体器件的方法,所述半导体器件包括形成在半导体衬底的第一区域中的非易失性存储器的存储单元和形成在所述半导体衬底的第二区域中的MOS型晶体管,所述方法包括:(a)在所述第一区域中,经由第一绝缘膜在所述半导体衬底上方形成第一伪栅电极并且经由第二绝缘膜在所述半导体衬底上方形成第二伪栅电极,在所述第二区域中,经由第三绝缘膜在所述半导体衬底上方形成第三伪栅电极,所述第二伪栅电极被设置为经由第四绝缘膜与所述第一伪栅电极相邻,所述第二伪栅电极的从所述半导体衬底的表面到所述第二伪栅电极的上表面的高度大于所述第三伪栅电极的从所述半导体衬底的所述表面到所述第三伪栅电极的上表面的高度;(b)形成层间绝缘层以便与所述第一伪栅电极的上表面、所述第二伪栅电极的所述上表面和所述第三伪栅电极的所述上表面重叠;(c)抛光所述层间绝缘层、所述第一伪栅电极、所述第二伪栅电极和所述第三伪栅电极的各部分,使得所述第一伪栅电极、所述第二伪栅电极和所述第三伪栅电极的所述上表面从所述层间绝缘层暴露;(d)在步骤(c)之后,去除所述第一伪栅电极、所述第二伪栅电极和所述第三伪栅电极;以及(e)在步骤(d)之后,在第一开口部、第二开口部和第三开口部中填充含金属的膜,所述第一开口部是在步骤(d)中已经去除所述第一伪栅电极的区域,所述第二开口部是在步骤(d)中已经去除所述第二伪栅电极的区域,所述第三开口部是在步骤(d)中已经去除所述第三伪栅电极的区域。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810194182.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top