[发明专利]三维闪存以及三维闪存沟道孔的非晶硅盖的形成方法有效
申请号: | 201810200352.X | 申请日: | 2018-03-12 |
公开(公告)号: | CN108470736B | 公开(公告)日: | 2019-08-30 |
发明(设计)人: | 蒲浩;王家友;李春龙;王秉国;吴俊;潘国卫;朱峰;王凯;沈超;刘松 | 申请(专利权)人: | 长江存储科技有限责任公司 |
主分类号: | H01L27/11578 | 分类号: | H01L27/11578 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 周全 |
地址: | 430205 湖北省武汉市洪山区东*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供三维闪存以及该三维闪存沟道孔的非晶硅盖的形成方法。在形成非晶硅盖时包括以下步骤:在沟道孔内形成沟道氧化物;去除顶部的沟道氧化物、电荷阻挡层、以及隧道绝缘层后,在顶部沉积覆盖沟道氧化物、电荷阻挡层、隧道绝缘层、电荷陷阱层以及掩模层顶部的非晶硅作为第二非晶硅层,使得该第二非晶硅层与第一非晶硅层相连;将第二非晶硅层中的电荷陷阱层去除并用非晶硅填充;去除第二非晶硅层,使掩模层露出。 | ||
搜索关键词: | 非晶硅层 非晶硅 闪存 沟道氧化物 三维 沟道 去除 电荷陷阱层 电荷阻挡层 隧道绝缘层 掩模层 沉积 填充 并用 覆盖 | ||
【主权项】:
1.一种三维闪存沟道孔的非晶硅盖的形成方法,所述沟道孔的外侧顶部设置有掩模层,所述沟道孔的内侧从壁部向轴心依次形成有电荷阻挡层、电荷陷阱层、隧道绝缘层以及第一非晶硅层,该非晶硅盖的形成方法的特征在于,包括以下步骤:在所述沟道孔内形成沟道氧化物;通过湿法刻蚀同时去除顶部的所述沟道氧化物、所述电荷阻挡层、所述隧道绝缘层、所述电荷陷阱层以及所述掩模层,其中所述电荷陷阱层的刻蚀厚度小于所述掩模层的刻蚀厚度,然后在顶部沉积覆盖所述沟道氧化物、所述电荷阻挡层、所述隧道绝缘层、所述电荷陷阱层以及所述掩模层顶部的非晶硅作为第二非晶硅层,使得该第二非晶硅层与所述第一非晶硅层相连;利用干法刻蚀将所述第二非晶硅层中的所述电荷陷阱层去除,使得所述电荷陷阱层与所述隧道绝缘层的高度相同,然后用非晶硅填充;去除所述第二非晶硅层,使所述掩模层露出。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810200352.X/,转载请声明来源钻瓜专利网。
- 上一篇:一种铁电存储器的抗单粒子扰动的加固方法
- 下一篇:三维存储器及其制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的