[发明专利]一种高精度计算机串口授时方法

摘要

本发明所述的一种基于FPGA和GNSS终端的高精度计算机串口授时方法，采用FPGA进行控制，实现多个功能模块并行工作，可将时间数据输出延时精确计算，减少误差的产生，FPGA丰富的引脚资源，可实现多路独立的时间数据输出，同时为多台计算机授时，提高系统利用率和工作效率，该系统具有更高的授时精度，为计算机采集的数据提供时间标记，适用于数据同步要求高的场合。

主权项

1.一种高精度计算机串口授时方法，其特征在于：包括如下步骤：1）通过对FPGA写入程序，使其串口能够接收并读取GNSS导航终端模块输出的信息；2）从接收到的GNSS导航终端模块的信息中提取年、月、日、时、分、秒数据，同时提取定位标志；3）当检测到定位标志有效时，将同步头、年、月、日、时、分、秒数据以及结束符组成一帧数据，等待1PPS到来时发送出去；4）FPGA通过一个引脚连接GNSS导航终端模块的1PPS信号输出端，通过上升沿检测模块捕获到1PPS信号上升沿时，将第3步准备好的数据通过串口发送给计算机；5）计算机软件接收完一帧完整时间数据后，解算出时间tn，由于传输时波特率固定，因此传输一帧数据的延时可以计算确定，并设为δt1，这样可以推算出数据发送完毕的时间tn’=tn+1+δt1，很容易计算出时间tn’；6）由于计算机操作系统属于非实时多任务操作系统，计算机运行授时软件读取串口缓冲区、时间数据解算处理是有延时的，假设计算机系统时间误差为δt0，读取串口缓冲区延时为δt2，处理数据延时为δt3，受运行进程负载的影响，δt2和δt3是动态变化的；7）对综合误差δt0+δt2+δt3进行估算：7.1）软件先接收tn并计算出时间tn’，进行一次系统时间调整，使计算机时间基本准确；7.2）计算机软件开启串口数据接收，等待FPGA输出的时间数据；7.3）接收完一帧FPGA传输来的时间数据，记录此时系统时间ts1；7.4）解算出时间tn，并计算tn’= tn+1+δt1，记录此时系统时间ts2；7.5）则ts1‑ tn’=δt0+δt2，ts2‑ts1=δt3，则ts2‑tn’=δt0+δt2+δt3；8）重复步骤7.3至7.5，可以获取多个综合误差，计算其平均值，作为时间修正量去修正tn’，修正后的时间数据对系统时间进行修改，可得到更精确的系统时间。