[发明专利]一种具有双层氧化物纳米晶存储层的电荷陷阱存储器件及其制备方法有效
申请号: | 201810212708.1 | 申请日: | 2018-03-06 |
公开(公告)号: | CN108493095B | 公开(公告)日: | 2020-04-14 |
发明(设计)人: | 汤振杰;李荣;张希威 | 申请(专利权)人: | 安阳师范学院 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L27/11568 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 455000 *** | 国省代码: | 河南;41 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: |
本发明公开了一种具有双层氧化物纳米晶存储层的电荷陷阱存储器件及其制备方法,利用M |
||
搜索关键词: | 一种 具有 双层 氧化物 纳米 存储 电荷 陷阱 器件 及其 制备 方法 | ||
【主权项】:
1.一种具有双层氧化物纳米晶存储层的电荷陷阱存储器件及其制备方法,其特征在于具体步骤如下:a)利用脉冲激光沉积系统在Si衬底表面沉积一层厚度为2‑4nm的SiO2作为隧穿层,沉积腔内压强为1×10‑4Pa;b)利用脉冲激光沉积系统在SiO2隧穿层表面沉积第一层Mx(SiO2)1‑x薄膜,厚度为5‑6nm,然后将衬底台温度由室温升高到800℃,使结晶温度低的M氧化物从Mx(SiO2)1‑x母相中析出,并原位保温15分钟,使结晶充分,紧接着在第一层Mx(SiO2)1‑x薄膜表面沉积1‑2nm的层间介质SiO2薄膜,然后降低衬底台温度到600℃,接下来在层间介质SiO2表面沉积第二层Mx(SiO2)1‑x薄膜,厚度与第一层Mx(SiO2)1‑x薄膜相同,然后原位保温1分钟,最后降低衬底台温度到室温,顺序生长的Mx(SiO2)1‑x/SiO2/Mx(SiO2)1‑x作为存储层,其中M可在ZrO2、HfO2、La2O3中任选一种,x在0.1‑0.3范围内取值;c)利用脉冲激光沉积系统在之前形成的存储层表面沉积一层20‑30nm的SiO2作为阻挡层;d)利用脉冲激光沉积系统在SiO2阻挡层表面沉积一层Pt作为上电极,将银胶涂抹在Si衬底背面作为下电极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于安阳师范学院,未经安阳师范学院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810212708.1/,转载请声明来源钻瓜专利网。
- 上一篇:多晶硅薄膜的制作方法
- 下一篇:一种退火处理形成电荷存储结构的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造