[发明专利]嵌入式存储器及集成电路有效
| 申请号： | 201810213231.9 | 申请日： | 2018-03-15 |
| 公开（公告）号： | CN108630258B | 公开（公告）日： | 2020-11-20 |
| 发明（设计）人： | 王嘉维 | 申请（专利权）人： | 联发科技股份有限公司 |
| 主分类号： | G11C7/22 | 分类号： | G11C7/22 |
| 代理公司： | 北京市万慧达律师事务所 11111 | 代理人： | 白华胜;王蕊 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种嵌入式存储器和集成电路。嵌入式存储器包括存储器接口电路、单元阵列和外围电路。存储器接口电路至少接收时钟信号、非时钟信号和建立‑保持时间控制设置，并且包括可编程路径延迟电路，该可编程路径延迟电路用于根据建立‑保持时间控制设置设定时钟路径和非时钟路径中的至少一个的路径延迟。时钟路径用于传递时钟信号，非时钟路径用于传递非时钟信号。外围电路用于至少根据时钟路径提供的时钟信号和非时钟信号提供的非时钟信号来进行单元阵列存取。本发明提出的嵌入式存储器和集成电路中的建立/保持时间能够被控制，从而能减少建立时间违规和/或保持时间违规。 | ||
| 搜索关键词： | 嵌入式 存储器 集成电路 | ||
【主权项】：
1.一种嵌入式存储器，其特征在于，包括：存储器接口电路、单元阵列和外围电路；其中，该存储器接口电路包括：多个接口引脚，用于至少接收时钟信号、非时钟信号以及建立‑保持时间控制设置；以及可编程路径延迟电路，用于根据该建立‑保持时间控制设置来控制时钟路径和非时钟路径中的至少一个的路径延迟，其中，该时钟路径用于传送该时钟信号，该非时钟路径用于传送该非时钟信号；被锁存的例如该单元阵列包括多个存储单元；以及该外围电路用于至少根据该时钟路径提供的时钟信号和该非时钟路径提供的非时钟信号访问该单元阵列。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司，未经联发科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810213231.9/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件
- 下一篇：可决定将被更新的字线的存储器元件
