[发明专利]应用于低电压输出的自适应动态偏置LDO电路

摘要

本发明公开了应用于低电压输出的自适应动态偏置LDO电路，包括：控制电路，参考电压产生电路，反馈电路，负载电路，功率管M12，所述控制电路包括：PMOS管M1、M2、M3、M4、M12，NMOS管M5、M6、M7、M8、M9，电容C1、C2，所述参考电压产生电路包括：NMOS管M10、M11，运算放大器EA，基准电压电路bandgap，所述反馈电路包括：NMOS管M13、M14，所述负载电路包括：负载电容CL，负载电阻RL。本发明创造的电路结构以控制电路为核心，相对于现有的LDO电路，具有良好的负载瞬态响应能力，对电压输出适应能力强。该电路结构可广泛应用于SoC芯片。

主权项

1.应用于低电压输出的自适应动态偏置LDO电路，其特征在于，包括：控制电路(1)，参考电压产生电路(2)，反馈电路(3)，负载电路(4)，功率管M12；所述控制电路(1)包括：PMOS管M1、M2、M3、M4、M12，NMOS管M5、M6、M7、M8、M9，电容C1、C2，所述M1、M2、M3、M4、M12的源极均与电源VDD连接，所述M1的栅极与M2的栅极连接，所述M1的漏极与M8的漏极连接，所述M2的栅极与其的漏极连接，所述M2的漏极与所述M5的漏极连接，所述M5的栅极分别与电容C1的一端，反馈电路(3)的反馈电压端a连接，所述电容C1的另一端与M12的漏极连接，所述M5的源极分别与M6的源极、M7的漏极连接，所述M6的漏极分别与M3的漏极，M4的漏极，M12的栅极连接，所述M6的栅极与参考电压产生电路(2)的参考电压端b连接，所述M3的栅极与M4的栅极连接，所述M3的栅极与其的漏极连接，所述M4的栅极与其的漏极连接，所述M4的漏极分别与M9的漏极，M7的栅极，C2的一端连接，所述M9的栅极与M8的栅极连接，所述M8的栅极与其的漏极连接，所述M7、M8、M9、C2的另一端分别对地连接，所述M1、M2、M3、M4、M12的衬底均与电源VDD连接，所述M5、M6、M7、M8、M9的衬底均与地连接；所述参考电压产生电路(2)包括：NMOS管M10、M11，运算放大器EA，基准电压电路bandgap，所述基准电压电路bandgap可输出1.25V的基准电压，所述基准电压电路bandgap的输出端与运算放大器EA的同相输入端连接，所述运算放大器EA的反相输入端与其的输出端连接，所述运算放大器EA的输出端分别与M10的栅、源极连接，所述M10的栅极与M11的栅极连接，所述M10的源极与M11的漏极连接，M10的源极与M11的漏极的连接点为参考电压产生电路(2)的参考电压端b，所述M11的源极、衬底，M10的衬底分别对地连接；所述反馈电路(3)包括：NMOS管M13、M14，所述M13的漏、栅极与所述应用于低电压输出的自适应动态偏置LDO电路的输出端c连接，所述M13栅极与M14的栅极连接，M13的源极与M14的漏极连接，所述M13的源极与M14的漏极的连接点为所述反馈电压端a，所述M14的源极、衬底，M13的衬底分别对地连接；所述负载电路(4)包括：负载电容CL，负载电阻RL，所述CL一端连接所述输出端c，另一端对地连接，所述RL与CL并接。