[发明专利]移位寄存器单元、驱动方法、栅极驱动电路和显示设备

摘要

本发明公开了一种移位寄存器单元、驱动方法、栅极驱动电路和显示设备，涉及显示技术领域，用于简化移位寄存器单元的结构，降低移位寄存器单元的功耗。一种移位寄存器单元，包括：输入模块分别连接于信号输入端、第一时钟信号端、第二时钟信号端、第一电源端和第二电源端，在第一时钟信号端和第二时钟信号端的控制下，将第一电源端的信号或第二电源端的信号传输给输出控制模块；输出控制模块分别连接于输入模块、第一时钟信号端、第二时钟信号端、第一电源端、第二电源端和信号输出端，在第一时钟信号和第二时钟信号的控制下，将第一电源端的信号或第二电源端的信号输出给信号输出端，同时延迟输出给下一行移位寄存器单元的信号输入端。

主权项

1.一种移位寄存器单元，其特征在于，包括：输入模块和输出控制模块；

所述输入模块，分别连接于信号输入端、第一时钟信号端、第二时钟信号端、第一电源端和第二电源端，所述输入模块用于在所述信号输入端、所述第一时钟信号端和所述第二时钟信号端的控制下，将所述第一电源端的信号或所述第二电源端的信号传输给所述输出控制模块；

所述输出控制模块，输出控制模块分别连接于所述输入模块、所述第一时钟信号端、所述第二时钟信号端、所述第一电源端、所述第二电源端和信号输出端，所述输出控制模块用于在所述第一时钟信号和所述第二时钟信号的控制下，将所述第一电源端的信号或所述第二电源端的信号输出给所述信号输出端，同时延迟输出给下一行移位寄存器单元的信号输入端。

2.根据权利要求1所述的移位寄存器单元，其特征在于，

所述输入模块包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管；

所述第一晶体管，其第一极连接于所述第一电源端，其第二极连接于所述第二晶体管的第一极，其栅极连接于所述第一时钟信号端；

所述第二晶体管，其第二极连接于所述第五晶体管的第一极和所述第六晶体管的第一极，其栅极连接于所述信号输入端；

所述第三晶体管，其第一极连接于所述第二电源端，其第二极连接于所述第五晶体管的第一极和所述第六晶体管的第一极，其栅极连接于所述信号输入端；

所述第四晶体管，其第一极连接于所述第二电源端，其第二极连接于所述第五晶体管的第一极和所述第六晶体管的第一极，其栅极连接于所述第一时钟信号端；

所述第五晶体管，其第二极连接于所述输入模块的输出端，其栅极连接于所述第一时钟信号端；

所述第六晶体管，其第二极连接于所述输入模块的输出端，其栅极连接于所述第二时钟信号端。

3.根据权利要求2所述的移位寄存器单元，其特征在于，

所述输出控制模块包括：第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管和第十四晶体管；

所述第九晶体管，其第一极连接于所述第一电源端，其第二极连接于所述输出控制模块的输出端；其栅极连接于所述输入模块的输出端；

所述第十晶体管，其第一极连接于所述第二电源端，其第二极连接于所述输出控制模块的输出端，其栅极连接于所述输入模块的输出端；

所述第十一晶体管，其第一极连接于所述第一电源端，其第二极连接于所述第十二晶体管的第一极，其栅极连接于所述第二时钟信号端；

所述第十二晶体管，其第二极连接于所述第七晶体管的第一极和第八晶体管的第一极，其栅极连接于所述输出控制模块的输出端；

所述第十三晶体管，其第一极连接于所述第二电源端，其第二极连接于所述第七晶体管的第一极和第八晶体管的第一极，其栅极连接于所述输出控制模块的输出端；

所述第十四晶体管，其第一极连接于所述第二电源端，其第二极连接于所述第七晶体管的第一极和第八晶体管的第一极，其栅极连接于所述第二时钟信号端；

所述第七晶体管，其第二极连接于所述第九晶体管的栅极和所述第十晶体管的栅极，其栅极连接于所述第二时钟信号端；

所述第八晶体管，其第二端连接于所述第九晶体管的栅极和所述第十晶体管的栅极，其栅极连接于所述第一时钟信号端。

4.根据权利要求3所述的移位寄存器单元，其特征在于，

所述第一晶体管、所述第二晶体管、所述第五晶体管、所述第七晶体管、所述第九晶体管、所述第十一晶体管和所述第十二晶体管为T型晶体管；

所述第三晶体管、所述第四晶体管、所述第六晶体管、所述第八晶体管、所述第十晶体管、所述第十三晶体管和所述第十四晶体管为P型晶体管。

5.根据权利要求4所述的移位寄存器单元，其特征在于，

所述第一时钟信号端和所述第二时钟信号端互为反向电极信号。

6.一种驱动方法，用于如权利要求1至5中任一项所述的移位寄存器单元，其特征在于，包括：

第一阶段，在所述输入模块的输入信号为第一信号时，通过第一时钟信号端和第二时钟信号端的控制，使所述移位寄存器单元的输出信号为第三信号；

第二阶段，在所述输入模块的输入信号为第二信号时，通过第一时钟信号端和第二时钟信号端的控制，使所述移位寄存器单元的输出信号为第一信号；

第三阶段，在所述输入模块的输入信号为第三信号时，通过第一时钟信号端和第二时钟信号端的控制，使所述移位寄存器单元的输出信号为第二信号。

7.一种栅极驱动电路，其特征在于，包括：多个级联的栅极驱动单元，每个栅极驱动单元包括如权利要求1至5中任一项所述的移位寄存器单元。

8.根据权利要求7所述的栅极驱动电路，其特征在于，每个所述栅极驱动单元还包括：

整形单元，所述整形单元连接于所述移位寄存器单元的输出端、使能信号端、第一电源端和第二电源端，所述整形单元用于在所述使能信号端的控制，调节所述移位寄存器单元输出的数据信号的脉冲宽度。

9.根据权利要求8所述的栅极驱动电路，其特征在于，

所述整形单元包括：第十五晶体管、第十六晶体管、第十七晶体管、第十八晶体管、第十九晶体管和第二十晶体管；

所述第十五晶体管，其第一极连接于所述第一电源端，其第二极连接于所述第十九晶体管的栅极和第二十晶体管的栅极，其栅极连接于所述使能信号端；

所述第十六晶体管，其第一极连接于所述第一电源端，其第二极连接于所述第十九晶体管的栅极和第二十晶体管的栅极，其栅极连接于所述移位寄存器单元的输出端；

所述第十八晶体管，其第一极连接于所述第二电源端，其第二极连接于所述第十七晶体管的第一极，其栅极连接于所述使能信号端；

所述第十七晶体管，其第二极连接于所述第十九晶体管的栅极和第二十晶体管的栅极，其栅极连接于所述移位寄存器单元的输出端；

所述第十九晶体管，其第一极连接于所述第一电源端，其第二极连接于所述整形单元的输出端；

所述第二十晶体管，其第一极连接于所述第二电源端，其第二极连接于所述整形单元的输出端。

10.根据权利要求9所述的栅极驱动电路，其特征在于，

每个所述栅极驱动单元还包括：缓冲单元，所述缓冲单元连接于所述整形信号的输出端，用于平整所述整形单元发出的数据信号。

11.根据权利要求10所述的栅极驱动电路，其特征在于，

所述缓冲单元包括：第二十一晶体管、第二十二晶体管、第二十三晶体管和第二十四