[发明专利]具有锗硅源漏的MOS晶体管的制造方法在审
申请号: | 201810234191.6 | 申请日: | 2018-03-21 |
公开(公告)号: | CN108511347A | 公开(公告)日: | 2018-09-07 |
发明(设计)人: | 刘厥扬 | 申请(专利权)人: | 上海华力集成电路制造有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/70 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 郭四华 |
地址: | 201315 上海市浦东新区中国(上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种具有锗硅源漏的MOS晶体管的制造方法,包括步骤:步骤一、提供一硅衬底,在硅衬底的表面形成栅极结构,栅极结构的侧面形成有侧墙;步骤二、在栅极结构的两侧形成侧面具有∑形状的凹槽,包括分步骤:步骤21、进行硬掩膜层形成前的湿法预处理;步骤22、形成硬掩膜层;步骤23、光刻工艺定义出凹槽的形成区域,依次对硬掩膜层和硅衬底进行刻蚀形成所述凹槽;步骤三、在凹槽中填充锗硅外延层形成嵌入式锗硅外延层;步骤四、进行源漏注入形成源区和漏区。本发明能减少甚至消除嵌入式锗硅外延层的面状缺陷和堆垛层错缺陷,提高器件的电学性能。 | ||
搜索关键词: | 锗硅外延层 硬掩膜层 硅衬底 栅极结构 锗硅源漏 嵌入式 表面形成栅极 湿法预处理 侧面 电学性能 堆垛层错 光刻工艺 面状缺陷 侧墙 刻蚀 漏区 源漏 源区 填充 制造 | ||
【主权项】:
1.一种具有锗硅源漏的MOS晶体管的制造方法,其特征在于,包括如下步骤:步骤一、提供一硅衬底,在所述硅衬底的表面形成栅极结构,所述栅极结构的侧面形成有侧墙;步骤二、在所述栅极结构的两侧形成侧面具有∑形状的凹槽,包括如下分步骤:步骤21、进行硬掩膜层形成前的湿法预处理;步骤22、形成硬掩膜层;步骤23、采用光刻工艺在所述栅极结构的两侧定义出所述凹槽的形成区域,依次对所述凹槽形成区域的所述硬掩膜层和所述硅衬底进行刻蚀形成所述凹槽;步骤三、在所述凹槽中填充锗硅外延层形成嵌入式锗硅外延层,通过步骤21的所述湿法预处理减少或消除所述嵌入式锗硅外延层的面状缺陷和堆垛层错缺陷;步骤四、在形成有所述嵌入式锗硅外延层的所述栅极结构的两侧进行源漏注入形成源区和漏区。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司,未经上海华力集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810234191.6/,转载请声明来源钻瓜专利网。
- 上一篇:LDMOS器件的制造方法
- 下一篇:一种陶瓷基板的金属化方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造