[发明专利]半导体元件的内连线制造方法

摘要

本发明公开一种半导体元件的内连线制造方法，其包括：首先，提供晶片，其包括绝缘层，其中绝缘层具有至少一凹洞。接着，在绝缘层上形成牺牲材料，其填满至少一凹洞。接着，进行第一次化学研磨，以磨除位于绝缘层上的牺牲材料以及部分绝缘层，并保留位于凹洞内的牺牲材料。之后，移除位于凹洞内的牺牲材料。在移除位于凹洞内的牺牲材料之后，依序在绝缘层上形成阻隔层与金属材料，其中阻隔层形成于凹洞内，而金属材料覆盖绝缘层，并填满凹洞。接着，进行第二次化学研磨，以磨除位于绝缘层上的金属材料，并保留位于凹洞内的金属材料。

主权项

1.一种半导体元件的内连线制造方法，其特征在于，包括：提供一晶片，其包括一绝缘层，其中该绝缘层具有至少一凹洞；在该绝缘层上形成一牺牲材料，其填满该至少一凹洞；进行一第一次化学研磨，以磨除位于该绝缘层上的该牺牲材料以及部分绝缘层，并保留位于该至少一凹洞内的该牺牲材料；移除位于该至少一凹洞内的该牺牲材料；在移除位于该至少一凹洞内的该牺牲材料之后，依序在该绝缘层上形成一阻隔层与一金属材料，其中该阻隔层形成于该至少一凹洞内，而该金属材料覆盖该绝缘层，并填满该至少一凹洞；以及进行一第二次化学研磨，以磨除位于该绝缘层上的该金属材料，并保留位于该至少一凹洞内的该金属材料。