[发明专利]半导体装置及其制造方法有效
| 申请号： | 201810263524.8 | 申请日： | 2018-03-28 |
| 公开（公告）号： | CN108695177B | 公开（公告）日： | 2021-11-02 |
| 发明（设计）人： | 川岛崇功;大野裕孝 | 申请（专利权）人： | 株式会社电装 |
| 主分类号： | H01L21/60 | 分类号： | H01L21/60;H01L23/495 |
| 代理公司： | 中原信达知识产权代理有限责任公司 11219 | 代理人： | 高培培;车文 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体装置及其制造方法，良好地进行引线框与半导体芯片的定位。是通过使用夹具将半导体芯片连接于引线框来制造半导体装置的方法。所述半导体芯片在一个面上具有主电极。所述引线框具有接合用凸部和在所述接合用凸部的周围配置的由凸形状或凹形状构成的定位部。所述制造方法包括：以在所述接合用凸部与所述夹具之间空出间隔的状态使所述夹具卡合于所述定位部的工序；使所述夹具卡合于所述半导体芯片的工序；及在使所述定位部和所述半导体芯片卡合于所述夹具的状态下，将所述接合用凸部经由焊料连接于所述半导体芯片的所述主电极的工序。 | ||
| 搜索关键词： | 半导体 装置 及其 制造 方法 | ||
【主权项】：
1.一种制造方法，是通过使用夹具将半导体芯片连接于引线框来制造半导体装置的方法，其中，所述半导体芯片在一个面上具有主电极，所述引线框具有接合用凸部和在所述接合用凸部的周围配置的由凸形状或凹形状构成的定位部，所述制造方法包括：以在所述接合用凸部与所述夹具之间空出间隔的状态使所述夹具卡合于所述定位部的工序；使所述夹具卡合于所述半导体芯片的工序；及在所述夹具卡合于所述定位部和所述半导体芯片的状态下，将所述接合用凸部经由焊料连接于所述半导体芯片的所述主电极的工序。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社电装，未经株式会社电装许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810263524.8/，转载请声明来源钻瓜专利网。
- 上一篇：封装件及其形成方法
- 下一篇：一种功率电子模块的微气孔清洁焊接方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
