[发明专利]一种基于FPGA的可编程纳秒级定时精度脉冲发生器

摘要

一种基于FPGA的可编程纳秒级定时精度脉冲发生器，包括FPGA以及连接在FPGA外围的上位机、晶振电路、脉冲幅度控制电路和脉冲边沿调理电路，FPGA包括串口控制模块、指令解析模块、定时与脉冲串发生模块、时钟控制模块、SPI控制模块和OSERDES控制模块。本发明使用一片FPGA和少量外围电路实现纳秒级定时精度的多通道脉冲信号，并在FPGA内部实现通用异步收发传输串口协议，使脉冲发生器具备可编程控制功能，脉冲周期、脉冲宽度和脉冲延时均可通过串口编程控制，搭配脉冲幅度控制电路，使脉冲幅度可编程。本发明电路尺寸小，结构简单，可以独立工作，又可以作为模块化电路集成到其他系统中。

主权项

1.一种基于FPGA的可编程纳秒级定时精度脉冲发生器，其特征在于，包括FPGA以及连接在FPGA外围的上位机、晶振电路、脉冲幅度控制电路和脉冲边沿调理电路，FPGA包括串口控制模块、指令解析模块、定时与脉冲串发生模块、时钟控制模块、SPI控制模块和OSERDES控制模块；所述上位机与FPGA中的串口控制模块连接，串口控制模块用于接收来自上位机的脉冲控制指令，脉冲控制指令包括脉冲幅度、脉冲周期、脉冲宽度和通道间的脉冲延时；指令解析模块与串口控制模块连接，串口控制模块将上位机的脉冲控制指令输出给指令解析模块，指令解析模块用于解析上位机的脉冲控制指令，将上位机的脉冲控制指令转换为内部控制字，包括脉冲幅度控制字和脉冲控制字；定时与脉冲串发生器与指令解析模块连接，定时与脉冲串发生器接收指令解析模块输出的脉冲控制字，针对每一路脉冲生成相应的8bit的脉冲串；定时与脉冲串发生器的输出连接OSERDES控制模块，OSERDES控制模块接收定时与脉冲串发生器输出的8bit的脉冲串，在高速时钟的驱动下将8bit脉冲串转换为串行比特流并输出给脉冲边沿调理电路；脉冲边沿调理电路对FPGA输出的串行比特流进行边沿调理，调整脉冲上升时间、下降时间和脉冲电平并将脉冲输出出去；SPI控制模块与指令解析模块连接，SPI控制模块接收指令解析模块输出的脉冲幅度控制字，SPI控制模块连接脉冲幅度控制电路，SPI控制模块通过SPI协议控制脉冲幅度控制电路的数控电位器，进而控制脉冲的输出幅度；脉冲幅度控制电路在FPGA的SPI控制模块控制下，产生相应的脉冲幅度控制电压，作用于脉冲边沿调理电路；晶振电路与FPGA中的时钟控制模块连接，晶振电路产生125MHz时钟，作为FPGA的工作基准时钟，FPGA中的时钟控制模块负责产生具有倍频关系的两路时钟即低速时钟和高速时钟，1MHz低速时钟作用于串口控制模块和指令解析模块，1GHz的高速时钟作用于OSERDES控制模块；125MHz时钟作用于定时与脉冲串发生模块。