[发明专利]提升MIPI协议层传输速度的方法、快速传输的MIPI接口和计算机可读存储介质有效

专利信息
申请号: 201810279140.5 申请日: 2018-03-30
公开(公告)号: CN108681516B 公开(公告)日: 2021-05-18
发明(设计)人: 夏群兵;梁丕树;朱道林 申请(专利权)人: 深圳市爱协生科技有限公司
主分类号: G06F13/42 分类号: G06F13/42;G09G5/00
代理公司: 北京科家知识产权代理事务所(普通合伙) 11427 代理人: 宫建华
地址: 518000 广东省深圳市宝安区*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及显示屏接口数据传输技术领域,特别涉及一种快速传输的MIPI接口,MIPI接口设有处理器和计算机可读存储介质,该计算机可读存储介质内存有计算机程序,该计算机程序被处理器执行实现MIPI协议层数据的快速传输。在进行协议层的数据传输时采用并行结构,把多个来自物理层不同通道的数据分别写入不同的先入先出队列FIFO,然后分别从各个先入先出队列FIFO读出上述写入的数据,写入数据的时钟频率BYTE_CLK和读出数据的时钟频率D_CLK相差不大,不需要进行倍频处理,大大降低设计难度和工艺要求。在进行数据的并行读出时不需要进行HS_CLK时钟频率的倍频处理,易于实现,有利于提高MIPI的传输速度。
搜索关键词: 提升 mipi 协议 传输 速度 方法 快速 接口 计算机 可读 存储 介质
【主权项】:
1.提升MIPI协议层传输速度的方法,其特征在于,包括如下步骤,数据写入步骤:把多个来自物理层不同通道的数据分别写入协议层中不同的先入先出队列FIFO;并行读出步骤:分别从各个先入先出队列FIFO读出上述写入的数据;若数据写入步骤中以时钟频率BYTE_CLK把数据写入一个先入先出队列FIFO,则并行读出步骤中以时钟频率D_CLK从该先入先出队列FIFO中读出该数据,时钟频率D_CLK等于时钟频率BYTE_CLK或者低于时钟频率BYTE_CLK的二倍。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市爱协生科技有限公司,未经深圳市爱协生科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810279140.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top