[发明专利]一种低暗计数率CMOS SPAD光电器件

摘要

本发明请求保护一种低暗计数率CMOS SPAD光电器件，在常规的P+/N‑well型的SPAD结构基础上加入一层P阱层，P阱层位于P+层和N阱层的中间；于此同时，采用N阱间隙作为该结构的虚拟保护环，也就是在PN结的两侧加入N阱，如摘要附图所示。入射光射入器件在中心N阱处被吸收并产生光生载流子，PN结两侧所采用的是P阱层与N阱层，此时的雪崩结为P‑well/N‑well结，由于是轻掺杂雪崩结，耗尽区宽度变宽，减少了载流子带间隧穿的概率，从而降低了暗计数率。同时采用虚拟保护环抑制PN结的边缘击穿，虚拟保护的形成原理是相邻N阱之间存在横向扩散，从而在PN结出形成了n‑的虚拟保护环。该结构从保护环以及耗尽区宽度两方面进行设计，降低器件的暗电流，从而降低其暗计数率。

主权项

1.一种低暗计数率CMOS SPAD光电器件，包括PN结、雪崩区及P衬底，所述P衬底设置于底面，P衬底上设置有PN结及雪崩区，所述雪崩区位于PN结处，其特征在于，所述PN结为改进的PN结，改进的PN结是在重掺杂的P型区域与轻掺杂的N阱中间还加入了一层轻掺杂的P阱形成改进PN结；并且在改进PN结两侧加入了N阱，所述相邻N阱通过横向扩散在PN结边缘处形成虚拟保护环；还包括中心N阱，所述中心N阱与轻掺杂的P阱之间的区域为雪崩区，所述雪崩区的雪崩结为轻掺杂的P阱/中心N阱。