[发明专利]一种低功耗高速逐次逼近逻辑电路

摘要

本发明提供一种低功耗高速逐次逼近逻辑电路，包括清零电路、本次逐次比较电路、预留时间电路和锁存器，清零电路，适用于在每一次逐次逼近开始前将输出端置零；本次逐次比较电路：根据节拍信号与比较器输出信号产生一个与逻辑，当比较器输出为1，本次权重位电容比较失败，当比较器输出为0，本次权重位电容比较成功；预留时间电路，适用于本次节拍结束后将输出归零；锁存器，适用于锁存比较器输出结果产生的输出信号。本发明所述的逻辑电路在不参与逐次逼近过程时通过使能信号控制失能，只有当参与工作时使能，同时在每个工作过程清零电路、本次逐次比较电路、预留时间电路只有一个工作，其余两个通过时序控制断开不产生功耗。

主权项

1.一种低功耗高速逐次逼近逻辑电路，其特征在于，所述的低功耗高速逐次逼近逻辑电路(10)包括：清零电路(101)、本次逐次比较电路(102)、预留时间电路(103)和锁存器，所述清零电路(101)，适用于在每一次逐次逼近开始前将输出端置零；所述本次逐次比较电路(102)：根据节拍信号与比较器输出信号产生一个与逻辑，当比较器输出为1，本次权重位电容比较失败，当比较器输出为0，本次权重位电容比较成功；预留时间电路(103)，适用于本次节拍结束后将输出归零；所述锁存器，适用于锁存比较器输出结果产生的输出信号；该逻辑电路还包括：NMOS管N1～N3；NMOS管N3的栅极连接使能信号EN1，漏极连接至节点A，源极接地；所述NMOS管N1的栅极和NMOS管N2的栅极分别连接使能信号EN，NMOS管N1的漏极与锁存器的输入端连接，所述NMOS管N2的漏极与锁存器的输入端连接，NMOS管N1的源极连接至节点A，NMOS管N2的源极连接至节点B。