[发明专利]一种降低计算复杂度和硬件成本的硬判决译码方法

摘要

本发明涉及一种降低计算复杂度和硬件成本的硬判决译码方法，基于CS‑RiBM算法进行改进，包括下面几个方面：(1)在保证得到正确译码结果的前提下，采用新的初始化条件，直接将新数据流中的第1次迭代的结果赋值为初始值进行运算；(2)加入判断校验子的0次项s0是否为0的机制；(3)删除每次迭代中必然出现的一个零值，即减少一个冗余的处理单元；(4)为实现在合适的时机将输出设为0，对原处理单元进行一定的修改，修改后的处理单元与原来处理单元相比，加入一个二路选择器用以在合适的时机将输出设置为0。

主权项

1.一种降低计算复杂度和硬件成本的硬判决译码方法，基于CS‑RiBM算法进行的改进。包括下面几个方面：(1)在保证得到正确译码结果的前提下，采用新的初始化条件：得到新的数据流，Δ(r，z)指代错误位置多项式Λ(r,z)和校验子多项式S(z)的乘积，指代Δ(r,z)的高阶部分；Θ(r，z)指代中间多项式B(r,z)和S(z)的乘积，指代Θ(r，z)的高阶部分，指代和B(r,z)的组合多项式，之后直接将新数据流中的第1次迭代的结果赋值为初始值进行运算；(2)加入判断校验子的0次项s₀是否为0的机制，即判断s₀＝0是否成立，若成立则将0赋给否则就将s(z)移位之后的结果赋给(3)删除每次迭代中必然出现的一个零值，即减少一个冗余的处理单元，具体操作是：在迭代过程中，若相邻两次迭代第r次迭代和第r+1次迭代中零值出现在相同的第i个处理单元PEi，在删去第r次迭代中的零值后，为保证数据流的有序，将第r次迭代中第i+1个处理单元PEi+1的输出设置为0，同时将第r+1次迭代中第i‑1个处理单元PEi‑1的输入也设置为0；若相邻两次迭代中零值出现在不同的处理单元PEi和PEi‑1，可以直接删去这两处的零值而不用对其他处理单元的输入输出做出改变；(4)为实现在合适的时机将输出设为0，对原处理单元进行一定的修改，修改后的处理单元与原来处理单元相比，加入一个二路选择器用以在合适的时机将输出设置为0。