[发明专利]在混合DRAM/NAND存储器中降低读取-修改-写入开销的技术在审
| 申请号： | 201810315719.2 | 申请日： | 2018-04-10 |
| 公开（公告）号： | CN108694134A | 公开（公告）日： | 2018-10-23 |
| 发明（设计）人： | 张牧天;南喜铉;金暎植;赵永进;牛迪民;郑宏忠 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G06F12/0877 | 分类号： | G06F12/0877;G06F12/0888 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 刘虹;邵亚丽 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种从前端存储器选择数据的多个高速缓存行中的高速缓存行用于逐出的方法，该方法包括：将基线替换分数分配给高速缓存的多个通道中的每一通道，所述通道分别存储高速缓存行；基于存储在每一通道中的高速缓存行的有效性程度将有效性分数分配给每个通道；基于通道的基线替换分数和通道的有效性分数的函数将逐出决定分数分配给每个通道；以及选择具有最高逐出决定分数的通道的高速缓存行作为要逐出的高速缓存行。 | ||
| 搜索关键词： | 高速缓存行 逐出 分数分配 基线 替换 存储 读取 前端存储器 有效性程度 高速缓存 选择数据 存储器 写入 | ||
【主权项】：
1.一种从前端存储器选择数据的多个高速缓存行中的高速缓存行以用于逐出的方法，所述方法包括：将基线替换分数分配给高速缓存的多个通道中的每一通道，所述通道分别存储所述高速缓存行；基于在每一通道中存储的高速缓存行的有效性程度，向每一通道分配有效性分数；基于所述通道的基线替换分数和所述通道的有效性分数的函数，将逐出决定分数分配给每一通道；以及选择具有最高逐出决定分数的通道的高速缓存行作为用于逐出的高速缓存行。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810315719.2/，转载请声明来源钻瓜专利网。
