[发明专利]一种4X RapidIO的应用验证系统及其验证方法有效
| 申请号： | 201810327380.8 | 申请日： | 2018-04-12 |
| 公开（公告）号： | CN108573103B | 公开（公告）日： | 2022-04-26 |
| 发明（设计）人： | 张群 | 申请（专利权）人： | 西安微电子技术研究所 |
| 主分类号： | G06F30/398 | 分类号： | G06F30/398 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 徐文权 |
| 地址： | 710065 陕西*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种4X RapidIO的应用验证系统及其验证方法，包括FPGA与1601P，通过2片CDCM6208产生14对精确差分时钟；所述的1601P互联XC6VSX475T，对XC6VSX475T的4个RapidIO Bank按4X的工作模式进行设置；所述的1601P与XC6VSX475T通过samtec接插件分别将2路4X RapidIO引出，并通过专用线缆进行互联测试，samtec接插件之间通过专用线缆进行自联测试。本发明不仅能够满足不同工作模式下对差分时钟的需求，而且能够满足对1X/4X兼容和混用的验证，还能够实现对RapidIO的器件/板间互联应用的验证。 | ||
| 搜索关键词： | 一种 rapidio 应用 验证 系统 及其 方法 | ||
【主权项】：
1.一种4X RapidIO的应用验证系统，其特征在于：包括FPGA与1601P，通过时钟芯片产生14对精确差分时钟，为FPGA的4个RapidIO Bank提供4对差分时钟、为1601P的其中2路RapidIO分别提供4对差分时钟，并为1601P的另外2路RapidIO提供2对差分时钟；1601P与FPGA互联，对FPGA的4个RapidIO Bank按4X的工作模式进行设置，根据1601P的RapidIO工作模式配置FPGA的RapidIO Bank工作模式；1601P与FPGA通过接插件将2路4X RapidIO引出，并进行互联测试，接插件之间进行自联测试。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安微电子技术研究所，未经西安微电子技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810327380.8/，转载请声明来源钻瓜专利网。
