[发明专利]半导体器件及其制造方法有效
| 申请号： | 201810341694.3 | 申请日： | 2018-04-17 |
| 公开（公告）号： | CN109273447B | 公开（公告）日： | 2023-07-25 |
| 发明（设计）人： | 崔康植 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | H10B41/30 | 分类号： | H10B41/30;H10B41/27;H10B43/30;H10B43/27 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 李辉;刘久亮 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 半导体器件及其制造方法。一种半导体器件包括：堆叠结构，所述堆叠结构包括交替地堆叠的水平导电图案和层间绝缘层；栅极图案，所述栅极图案在所述堆叠结构下方与所述堆叠结构的两端交叠，所述栅极图案彼此间隔开；以及沟道图案，所述沟道图案包括贯通所述堆叠结构的竖直部和设置在所述堆叠结构下方的连接部，所述连接部连接所述竖直部。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
1.一种半导体器件，该半导体器件包括：堆叠结构，所述堆叠结构包括在第一方向上交替地堆叠的水平导电图案和层间绝缘层；栅极图案，所述栅极图案在所述堆叠结构下方与所述堆叠结构的两端交叠，所述栅极图案在与所述第一方向交叉的第二方向上彼此间隔开；以及沟道图案，所述沟道图案包括贯通所述堆叠结构的竖直部和设置在所述堆叠结构下方的连接部，所述连接部连接所述竖直部。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810341694.3/，转载请声明来源钻瓜专利网。
