[发明专利]基于FPGA的参数可调的线性调频信号产生装置及其产生方法

摘要

本发明公开了一种基于FPGA的参数可调的线性调频信号产生装置，其思路为：上位机获取四个参数，PS端根据四个参数得到步进频率字△FW、初始频率字FW、初始相位字PW以及脉内时钟周期个数K；频率累加寄存器将FW发送至第一全加器后与△FW相加，得到频率相加结果；DMA控制器控制将△FW发至第一全加器，控制将FW发至频率累加寄存器，控制将PW发至相位累加寄存器，控制将K发至计数器；相位累加寄存器将PW发至第二全加器后与所述频率相加结果相加，得到相位相加结果；CORDIC IP核根据相位累加结果计算线性调频信号的幅度值；D/A转换器将线性调频信号的幅度值数模转换为线性调频信号的模拟信号；计数器根据K确定线性调频信号的模拟信号产生次数。

主权项

1.一种基于FPGA的参数可调的线性调频信号产生装置，其特征在于，包括上位机和FPGA模块，所述FPGA模块包括PS端和PL端，所述PL端包括直接内存访问控制器、频率累加器、相位累加器、计数器、CORDIC核和数模转换器，所述频率累加器包括第一全加器和频率累加寄存器，相位累加器包括第二全加器和相位累加寄存器；第一全加器包括第一输入端、第二输入端和第一输出端，频率累加寄存器包括第三输入端、第四输入端、第二输出端和第三输出端，第二全加器包括第五输入端、第六输入端和第四输出端，相位累加寄存器包括第七输入端、第八输入端、第五输出端和第六输出端；上位机输出端连接PS端输入端，PS端输出端连接直接内存访问控制器，直接内存访问控制器包括四个控制输出端，分别连接第一全加器的第一输入端、频率累加寄存器的第三输入端、相位累加寄存器的第七输入端和计数器的数据输入端，第一全加器的第一输出端连接频率累加寄存器的第四输入端，频率累加寄存器的第二输出端连接第一全加器的第二输入端，频率累加寄存器的第三输出端连接第二全加器的第五输入端，第二全加器的第六输入端连接相位累加寄存器的第五输出端，第二全加器的第四输出端连接相位累加寄存器的第八输入端，相位累加寄存器的第六输出端连接CORDIC IP核的输入端，CORDIC核的输出端连接数模转换器的输入端。