[发明专利]屏蔽栅场效应晶体管及其制造方法有效
申请号: | 201810351456.0 | 申请日: | 2018-04-19 |
公开(公告)号: | CN108376647B | 公开(公告)日: | 2021-04-30 |
发明(设计)人: | 黄昕;张帅 | 申请(专利权)人: | 济南安海半导体有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78 |
代理公司: | 上海大视知识产权代理事务所(特殊普通合伙) 31314 | 代理人: | 蔡沅 |
地址: | 250102 山东省济南市中国(山东)自由贸*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种屏蔽栅场效应晶体管及其制造方法,属于半导体技术领域。由于该屏蔽栅场效应晶体管的制造方法中首先形成台阶式沟槽,进而在沟槽底部形成底部氧化层,再于沟槽表面形成屏蔽栅氧化层,因此利用该方法形成的屏蔽栅场效应晶体管的屏蔽栅底部的氧化层厚度较其它位置更厚,可以达到减弱屏蔽栅底部电场的目的,从而避免屏蔽栅底部击穿,同时改变了栅结构的形貌,优化了电流导通路径,提升器件耐用性,且本发明的屏蔽栅场效应晶体管的结构简单,其制造方法工艺简便,成本也相当低廉。 | ||
搜索关键词: | 屏蔽 场效应 晶体管 及其 制造 方法 | ||
【主权项】:
1.一种屏蔽栅场效应晶体管的制造方法,其特征在于,该方法包括以下步骤:(1)在作为漏极的N+衬底上利用外延生长工艺产生N‑区;(2)在所述的N‑区上设置掩模版进行第一次刻蚀形成位于该N‑区内的沟槽;(3)在所述沟槽内壁上设置掩模版进行第二次刻蚀加深所述的沟槽;(4)在加深的沟槽内壁上再设置掩模版进行第三次刻蚀,再加深所述的沟槽,形成台阶式沟槽,并形成沟槽底部;(5)在所述的沟槽底部形成底部介质层;(6)去除所述的掩模版和部分底部介质层;(7)在所述沟槽表面形成屏蔽栅介质层;(8)在所述沟槽内进行屏蔽栅多晶淀积并回刻;(9)淀积介质层覆盖所述的沟槽;(10)进行器件栅刻蚀、栅氧化、多晶硅淀积并刻蚀,形成位于所述沟槽顶部的栅极;(11)在所述的N‑区顶部进行P‑body区注入和退火,形成P‑body区;(12)在所述的P‑body区顶部沿所述的沟道进行N+注入;(13)利用后段工艺在器件顶部形成源极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于济南安海半导体有限公司,未经济南安海半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810351456.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造