[发明专利]约瑟夫森结阵列及共面波导结构在审
| 申请号： | 201810373181.0 | 申请日： | 2018-04-24 |
| 公开（公告）号： | CN108539005A | 公开（公告）日： | 2018-09-14 |
| 发明（设计）人： | 钟源;王兰若;李劲劲;钟青;王雪深;屈继锋;曹文会 | 申请（专利权）人： | 中国计量科学研究院 |
| 主分类号： | H01L39/24 | 分类号： | H01L39/24;H01L39/22 |
| 代理公司： | 北京华进京联知识产权代理有限公司 11606 | 代理人： | 赵永辉 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供一种约瑟夫森结阵列及共面波导结构。所述第一结堆栈和所述第二结堆栈均为多层势垒结构，在垂直于所述第一电极方向形成多堆栈约瑟夫森结。所述多个第一电极间隔设置，一个所述第二电极将相邻的两个所述结堆栈对中的所述第一结堆栈和所述第二结堆栈电连接，形成多堆栈约瑟夫森结不同方向的串联。所述约瑟夫森结阵列及共面波导结构在相同结数集成度条件下缓解了垂直方向上的约瑟夫森结堆栈数量的压力。通过约瑟夫森结在不同方向上的串联连接，所述约瑟夫森结阵列的分布散热的效果大大提高，大规模集成约瑟夫森结阵的大电流偏置工作范围不会受到限制，并且在制备角度有利于后续绝缘层的高质量覆盖，提高芯片成品率。 | ||
| 搜索关键词： | 约瑟夫森结 堆栈 共面波导结构 第一电极 绝缘层 大规模集成 芯片成品率 第二电极 间隔设置 势垒结构 大电流 电连接 集成度 散热 多层 偏置 制备 串联 垂直 缓解 覆盖 申请 | ||
【主权项】：
1.一种约瑟夫森结阵列(100)，其特征在于，包括：多个第一电极(10)，所述多个第一电极(10)间隔设置，每个所述第一电极(10)包括相对的第一表面(110)和第二表面(120)；多个结堆栈对(20)，每个所述第一电极(10)的第一表面(110)设置有一个所述结堆栈对(20)，每个所述结堆栈对(20)包括一个第一结堆栈(210)和一个与所述第一结堆栈(210)间隔设置的第二结堆栈(220)，所述第一结堆栈(210)和所述第二结堆栈(220)均为多层势垒结构；以及多个第二电极(40)，每个所述第二电极(40)与所述第一电极(10)间隔相对设置，所述结堆栈对(20)设置于所述第一电极(10)与所述第二电极(40)之间，一个所述第二电极(40)将相邻的两个所述结堆栈对(20)中的所述第一结堆栈(210)和所述第二结堆栈(220)电连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国计量科学研究院，未经中国计量科学研究院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810373181.0/，转载请声明来源钻瓜专利网。
