[发明专利]具有栅极堆叠件的集成电路及集成电路的形成方法有效
| 申请号： | 201810376848.2 | 申请日： | 2018-04-25 |
| 公开（公告）号： | CN109309125B | 公开（公告）日： | 2022-03-08 |
| 发明（设计）人： | 程冠伦;赖理学;蔡庆威;杨凯杰 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/8234;H01L21/336 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本文中提供了具有栅极堆叠件的集成电路和用于形成所述集成电路的方法的实例。在一些实例中，一种方法包括接收工件，所述工件包括：设置在沟道区上方的侧壁间隔件对、设置在沟道区上并且沿着所述侧壁间隔件对中的第一间隔件的垂直表面延伸的栅极电介质、以及设置在高k栅极电介质上并且沿着垂直表面延伸的覆盖层。在覆盖层和高k栅极电介质上形成成形部件。去除设置在成形部件和第一间隔件之间的高k栅极电介质的第一部分和覆盖层的第一部分，以留下沿着垂直表面延伸的高k栅极电介质的第二部分和覆盖层的第二部分。 | ||
| 搜索关键词： | 具有 栅极 堆叠 集成电路 形成 方法 | ||
【主权项】：
1.一种用于形成集成电路的方法，包括：接收工件，所述工件包括：衬底；鳍，从所述衬底延伸并且具有沟道区；侧壁间隔件对，设置在所述沟道区上方；高k栅极电介质，设置在所述侧壁间隔件对之间的所述沟道区上并且沿着所述侧壁间隔件对中的第一间隔件的垂直表面延伸；以及覆盖层，所述覆盖层设置在所述侧壁间隔件对之间的所述高k栅极电介质上并且沿着所述垂直表面延伸；在所述侧壁间隔件对之间的所述覆盖层和所述高k栅极电介质上形成成形部件；去除设置在所述成形部件与所述第一间隔件之间的所述高k栅极电介质的第一部分和所述覆盖层的第一部分，以留下沿着所述垂直表面延伸的所述高k栅极电介质的第二部分和所述覆盖层的第二部分；去除所述成形部件；以及形成栅极的位于所述高k栅极电介质和所述覆盖层上的剩余部分。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810376848.2/，转载请声明来源钻瓜专利网。
- 上一篇：形成电子器件的过程
- 下一篇：在VFET结构的处理期间在栅极区中长度的控制
- 同类专利
- 专利分类
