[发明专利]读密集型大数据处理的内存刷新方法和系统有效
| 申请号： | 201810383388.6 | 申请日： | 2018-04-26 |
| 公开（公告）号： | CN108597551B | 公开（公告）日： | 2020-12-08 |
| 发明（设计）人： | 李超;曹育海;陈全;姚斌;过敏意 | 申请（专利权）人： | 上海交通大学 |
| 主分类号： | G11C11/406 | 分类号： | G11C11/406;G06F9/50 |
| 代理公司： | 上海交达专利事务所 31201 | 代理人： | 王毓理;王锡麟 |
| 地址： | 200240 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种读密集型大数据处理的内存刷新方法和系统，其包含一种内存模块，包括：设置于内存模块内的接口、异或操作单元、芯片选择器以及与芯片选择器相连的若干个DRAM芯片，其中：内存控制器通过总线与内存模块相连并传输数据信息、地址信息和控制信息，内存模块接口与异或操作单元相连并传输恢复后数据信息，异或操作单元与芯片选择器相连并在刷新周期下的读取操作时传输恢复前数据信息，芯片选择器与DRAM芯片相连并传输芯片内存储的数据信息。本发明用以配合DBR刷新和数据恢复机制，对于提升DRAM数据吞吐量有较为显著的帮助。 | ||
| 搜索关键词： | 密集型 数据处理 内存 刷新 方法 系统 | ||
【主权项】：
1.一种面向DBR技术的内存模块，其特征在于，包括：设置于内存模块内的接口、异或操作单元、芯片选择器以及与芯片选择器相连的若干个DRAM芯片，其中：内存控制器通过数据总线与内存模块相连并传输数据信息、地址信息和控制信息，内存模块接口与异或操作单元相连并传输恢复后数据信息，异或操作单元与芯片选择器相连并在刷新周期下的读取操作时传输恢复前数据信息，芯片选择器与DRAM芯片相连并传输芯片内存储的信息。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海交通大学，未经上海交通大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810383388.6/，转载请声明来源钻瓜专利网。
