[发明专利]去疵层形成方法在审
| 申请号： | 201810389620.7 | 申请日： | 2018-04-27 |
| 公开（公告）号： | CN108878279A | 公开（公告）日： | 2018-11-23 |
| 发明（设计）人： | 下房大悟;原田晴司;竹内宽树 | 申请（专利权）人： | 株式会社迪思科 |
| 主分类号： | H01L21/30 | 分类号： | H01L21/30 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 于靖帅;乔婉 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供去疵层形成方法，能够形成不使抗折强度降低的去疵层。一种去疵层形成方法，在晶片的背面上形成去疵层，该晶片在正面上形成有器件，其中，该去疵层形成方法包含如下的步骤：涂布步骤，将金属盐的溶液涂布在晶片的背面上；以及扩散步骤，在实施了涂布步骤之后，对晶片进行加热，使所涂布的溶液中的金属盐在背面侧扩散而形成去疵层。 | ||
| 搜索关键词： | 晶片 背面 涂布步骤 金属盐 扩散 强度降低 溶液涂布 抗折 加热 | ||
【主权项】：
1.一种去疵层形成方法，在晶片的背面上形成去疵层，该晶片在正面上形成有器件，其特征在于，该去疵层形成方法具有如下的步骤：涂布步骤，将金属盐的溶液涂布在晶片的背面上；以及扩散步骤，在实施了该涂布步骤之后，对晶片进行加热，使所涂布的该溶液中的该金属盐在该背面侧扩散而形成去疵层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社迪思科，未经株式会社迪思科许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810389620.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
