[发明专利]碳化硅外延晶片、碳化硅绝缘栅双极型晶体管及制造方法有效
申请号: | 201810393053.2 | 申请日: | 2018-04-27 |
公开(公告)号: | CN108807154B | 公开(公告)日: | 2023-03-24 |
发明(设计)人: | 俵武志;土田秀一;村田晃一 | 申请(专利权)人: | 富士电机株式会社 |
主分类号: | H01L21/20 | 分类号: | H01L21/20;H01L29/739;H01L29/06;H01L21/331 |
代理公司: | 北京林达刘知识产权代理事务所(普通合伙) 11277 | 代理人: | 刘新宇 |
地址: | 日本神*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: |
一种碳化硅外延晶片、碳化硅绝缘栅双极型晶体管及制造方法,能够有效抑制在使用自支撑外延膜的IGBT的正向动作时过剩的电子被注入到集电极电极附近从而扩大的堆垛层错的产生。SiC‑IGBT具备p型的集电极层(p型缓冲层)、设置于集电极层之上的n |
||
搜索关键词: | 碳化硅 外延 晶片 绝缘 栅双极型 晶体管 制造 方法 | ||
【主权项】:
1.一种碳化硅绝缘栅双极型晶体管,其特征在于,具备:p型的集电极层,其由碳化硅形成,其厚度被设置为5μm以上且20μm以下,以5×1017cm‑3以上且5×1018cm‑3以下的杂质浓度添加有铝并且以2×1016cm‑3以上且小于5×1017cm‑3的杂质浓度添加有硼;n型的耐压维持层,其设置于所述集电极层之上;p型的基区,其设置于所述耐压维持层之上;n型的发射极区,其设置于所述基区的上部;栅极绝缘膜,其设置于所述耐压维持层的上部;以及栅极电极,其设置于所述栅极绝缘膜之上,其中,利用被添加在所述集电极层中的硼,来促进作为少数载流子的电子的捕获和消灭。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士电机株式会社,未经富士电机株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810393053.2/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造