[发明专利]一种提升多核处理器的信息管理方法在审

专利信息
申请号: 201810395347.9 申请日: 2018-04-27
公开(公告)号: CN108829631A 公开(公告)日: 2018-11-16
发明(设计)人: 谢享奇;李庭育;魏智汎;洪振洲 申请(专利权)人: 江苏华存电子科技有限公司
主分类号: G06F15/167 分类号: G06F15/167
代理公司: 暂无信息 代理人: 暂无信息
地址: 226300 江苏*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种提升多核处理器的信息管理方法,包括主中央处理器共享内存的配置和副中央处理器共享内存的配置,主中央处理器拥有第一块低时间延迟共享内存的写入权限与第二块低时间延迟共享内存的读取权限。反之副中央处理器拥有第二块低时间延迟共享内存的写入权限与第一块低时间延迟共享内存的读取权限。低时间延迟共享内存包含标签码提供内存的型态为写入信息、反馈信息、信息长度、命令码、系统定时器、通用异步收发数据等各种类别,本发明提供一块或多块共享内存能让主中央处理器与副中央处理器都能直接控制或读取,在最小的时间延迟下让多核处理器能同步发送与读取信息也提供副中央处理器能反向主导信息处理并请主中央处理器协助处理。
搜索关键词: 共享内存 副中央处理器 主中央处理器 读取 多核处理器 权限 信息管理 写入 通用异步收发 系统定时器 读取信息 反馈信息 同步发送 写入信息 信息处理 标签码 命令码 多块 配置 内存 主导
【主权项】:
1.一种提升多核处理器的信息管理方法, 包括主中央处理器共享内存的配置和副中央处理器共享内存的配置,其特征在于:所述主中央处理器拥有第一块低时间延迟共享内存的写入权限与第二块低时间延迟共享内存的读取权限;所述副中央处理器拥有第二块低时间延迟共享内存的写入权限与第一块低时间延迟共享内存的读取权限。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于江苏华存电子科技有限公司,未经江苏华存电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810395347.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top