[发明专利]半导体器件及其制造方法有效
| 申请号： | 201810414136.5 | 申请日： | 2018-05-03 |
| 公开（公告）号： | CN110444597B | 公开（公告）日： | 2021-03-19 |
| 发明（设计）人： | 吴传佳 | 申请（专利权）人： | 苏州捷芯威半导体有限公司 |
| 主分类号： | H01L29/778 | 分类号： | H01L29/778;H01L21/336 |
| 代理公司： | 北京超凡志成知识产权代理事务所(普通合伙) 11371 | 代理人： | 徐丽 |
| 地址： | 215123 江苏省苏州市工业*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种半导体器件及其制造方法，该半导体器件包括衬底、半导体层、源极、栅极、漏极以及至少两个结终端。半导体层制作于所述衬底一侧，所述半导体层包括沟道层和势垒层，所述沟道层和势垒层之间的界面处形成二维电子气。源极、栅极和漏极制作于所述半导体层远离所述衬底一侧。至少两个间隔设置的漏极结终端位于所述半导体层远离所述衬底一侧，且位于所述栅极和漏极之间的，所述至少两个漏极结终端分别与所述漏极短接。使漏极结终端之间的间隔区域对应的二维电子气的浓度不会降低，使得半导体器件的导通电阻不会增加，不会降低器件的工作效率，可以减少器件的能量耗损，提高器件的长期可靠性。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
1.一种半导体器件，其特征在于，包括：衬底；制作于所述衬底一侧的半导体层，所述半导体层包括沟道层和势垒层，所述沟道层和势垒层之间的界面处形成二维电子气；制作于所述半导体层远离所述衬底一侧的源极、栅极和漏极；位于所述半导体层远离所述衬底一侧，且位于所述栅极和漏极之间的至少两个间隔设置的漏极结终端，所述至少两个漏极结终端分别与所述漏极短接，保持相等电位。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州捷芯威半导体有限公司，未经苏州捷芯威半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810414136.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种可控硅芯片及其制造方法
- 下一篇：高电子迁移率晶体管及其制备方法
- 同类专利
- 专利分类
