[发明专利]像素单元顶部的沟槽及其制造方法有效
申请号: | 201810418160.6 | 申请日: | 2018-05-04 |
公开(公告)号: | CN108831896B | 公开(公告)日: | 2020-07-31 |
发明(设计)人: | 宋辉;钱俊 | 申请(专利权)人: | 上海华力集成电路制造有限公司 |
主分类号: | H01L27/146 | 分类号: | H01L27/146 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 郭四华 |
地址: | 201315 上海市浦东新区中国(上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种像素单元顶部的沟槽,像素单元形成于有源区中,在像素单元的周侧形成有多晶硅层,多晶硅层将像素单元的区域全部暴露;顶部介质层覆盖在像素单元和多晶硅层的表面;沟槽通过对顶部介质层的刻蚀形成,沟槽的底部区域的开口边界由多晶硅层的侧面自对准定义,保证沟槽的底部将像素单元的区域全部打开;沟槽的顶部区域的开口边界通过光刻定义,沟槽的顶部区域的开口大于沟槽的底部区域的开口;沟槽的刻蚀工艺以多晶硅层为停止层并使沟槽的顶部区域的开口边界落在多晶硅层上。本发明还公开了一种像素单元顶部的沟槽的制造方法。本发明能防止沟槽的刻蚀工艺对像素单元表面产生损伤,防止像素功能指标恶化。 | ||
搜索关键词: | 像素 单元 顶部 沟槽 及其 制造 方法 | ||
【主权项】:
1.一种像素单元顶部的沟槽,其特征在于:像素单元形成于有源区中,所述有源区的周侧通过场氧隔离;在所述像素单元的周侧形成有多晶硅层,所述多晶硅层将所述像素单元的区域全部暴露;顶部介质层覆盖在所述像素单元和所述多晶硅层的表面;沟槽通过对所述顶部介质层的刻蚀形成,所述沟槽的底部区域的开口边界由所述多晶硅层的侧面自对准定义,保证所述沟槽的底部将所述像素单元的区域全部打开;所述沟槽的顶部区域的开口边界通过光刻定义,所述沟槽的顶部区域的开口大于所述沟槽的底部区域的开口;所述沟槽的刻蚀工艺以所述多晶硅层为停止层并使所述沟槽的顶部区域的开口边界落在所述多晶硅层上,防止所述沟槽的光刻套准偏差时刻蚀对所述像素单元的表面产生刻蚀损伤。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司,未经上海华力集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810418160.6/,转载请声明来源钻瓜专利网。
- 上一篇:显示面板及其制造方法
- 下一篇:暗像素结构
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的