[发明专利]用于处理安全哈希算法的指令处理器、方法、和系统

摘要

一种方法的一方面包括接收指令。所述指令指示包括了针对安全哈希算法2(SHA2)哈希算法的当前轮(i)的状态数据元素ai、bi、ei和fi的第一紧缩数据的第一源。所述指令指示第二紧缩数据的第二源。所述第一紧缩数据具有的比特宽度小于SHA2哈希算法的八个状态数据元素ai、bi、ci、di、ei、fi、gi、hi的组合的比特宽度。所述方法还包括响应于所述指令，在由所述指令指示的目的地中存储结果。所述结果包括已经通过至少一轮的所述SHA2哈希算法从相对应的状态数据元素ai、bi、ei、和fi而更新的已更新的状态数据元素ai+、bi+、ei+、和fi+。

主权项

1.一种装置，包括：多个128比特紧缩数据寄存器，包括第一128比特紧缩数据寄存器、第二128比特紧缩数据寄存器、以及第三128比特紧缩数据寄存器；解码单元，用于对指令进行解码，所述指令指示所述第一128比特紧缩数据寄存器、指示所述第二128比特紧缩数据寄存器、并且指示所述第三128比特紧缩数据寄存器，所述第一128比特紧缩数据寄存器和所述第二128比特紧缩数据寄存器用于存储针对安全哈希算法2(SHA2)哈希算法的一轮(i)的状态数据元素，所述第一128比特紧缩数据寄存器用于在比特[31:0]中存储状态数据元素hi、在比特[63:32]中存储状态数据元素gi、在比特[95:64]中存储状态数据元素di、并且在比特[127:96]中存储状态数据元素ci，所述第二128比特紧缩数据寄存器用于在比特[31:0]中存储状态数据元素fi、在比特[63:32]中存储状态数据元素ei、在比特[95:64]中存储状态数据元素bi、并且在比特[127:96]中存储状态数据元素ai，所述第三128比特紧缩数据寄存器用于在比特[31:0]中存储针对所述轮(i)的消息输入W(i)和常数输入K(i)的第一和、并且在比特[63:32]中存储针对所述轮(i)之后的一轮的消息输入W(i+1)和常数输入K(i+1)的第二和；以及执行单元，其与所述多个128位紧缩数据寄存器耦合并且与所述解码单元耦合，响应于对所述指令的解码，所述执行单元用于在所述第一128比特紧缩数据寄存器中存储结果，所述结果包括通过所述SHA2哈希算法的两轮而分别更新自所述状态数据元素fi、所述状态数据元素ei、所述状态数据元素bi、以及所述状态数据元素ai的位于比特[31:0]中的已更新状态数据元素fi+2、位于比特[63:32]中的已更新状态数据元素ei+2、位于比特[95:64]中的已更新状态数据元素bi+2、以及位于比特[127:96]中的已更新状态数据元素ai+2。