[发明专利]具有低漏源导通电阻的半导体器件及其制造方法在审
| 申请号： | 201810419653.1 | 申请日： | 2018-05-04 |
| 公开（公告）号： | CN109390404A | 公开（公告）日： | 2019-02-26 |
| 发明（设计）人： | 张在亨;孙振荣;池熺奂 | 申请（专利权）人： | 美格纳半导体有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/335 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 唐京桥;刘烨 |
| 地址： | 韩国忠*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了一种具有低漏源导通电阻的半导体器件及其制造方法。一种半导体器件，包括：基板；布置在基板中的第一P型阱区和第二P型阱区，其中第一P型阱区和第二P型阱区彼此间隔开；布置在基板中的N型源极区，其中N型源极区布置成与第二P型阱区间隔开；布置在第二P型阱区中的N型漏极区；布置在N型漏极区附近的N型LDD区；以及基板上的栅绝缘层和栅电极，其中栅电极与第二P型阱区部分地交叠。 | ||
| 搜索关键词： | 基板 半导体器件 漏源导通电阻 栅电极 栅绝缘层 交叠 制造 | ||
【主权项】：
1.一种半导体器件，包括：基板；第一P型阱区和第二P型阱区，其布置在所述基板中，其中所述第一P型阱区和所述第二P型阱区彼此间隔开；N型源极区，其布置在所述基板中，其中所述N型源极区布置成与所述第二P型阱区间隔开；N型漏极区，其布置在所述第二P型阱区中；N型LDD区，其布置在所述N型漏极区附近；以及栅绝缘层和栅电极，其布置在所述基板上，其中，所述栅电极与所述第二P型阱区部分地交叠。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美格纳半导体有限公司，未经美格纳半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810419653.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
