[发明专利]基于共享传输管的高稳定SRAM存储单元电路有效

专利信息
申请号: 201810434905.8 申请日: 2018-05-09
公开(公告)号: CN108597552B 公开(公告)日: 2021-07-02
发明(设计)人: 贺雅娟;张九柏;吴晓清;裴浩然;张波 申请(专利权)人: 电子科技大学
主分类号: G11C11/419 分类号: G11C11/419;G11C7/10
代理公司: 成都点睛专利代理事务所(普通合伙) 51232 代理人: 葛启函
地址: 611731 四川省成*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要: 基于共享传输管的高稳定SRAM存储单元电路,属于集成电路技术领域。本发明提出的SRAM存储单元电路,结合该电路的读写方式,使得本发明具有较高的读噪声容限和写裕度;同时本发明基于共享传输管设计,在将本发明提出的SRAM存储单元电路组成存储阵列时,同一列中相邻的SRAM存储单元电路连接同一个共享位线BLS,而一个共享位线BLS可以连接2‑4个SRAM存储单元电路,这样有利于减小存储器的面积;将本发明用于位交错阵列中可以解决半选问题,改善存储器的软错误率的问题。
搜索关键词: 基于 共享 传输 稳定 sram 存储 单元 电路
【主权项】:
1.基于共享传输管的高稳定SRAM存储单元电路,其特征在于,包括第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)和第四PMOS管(MP4);第五NMOS管(MN5)和第六NMOS管(MN6)的栅极连接字线(WL),第五NMOS管(MN5)的漏极连接共享位线(BLS),其源极连接第三NMOS管(MN3)和第三PMOS管(MP3)的漏极以及第二PMOS管(MP2)、第二NMOS管(MN2)和第四NMOS管(MN4)的栅极;第六NMOS管(MN6)的漏极连接位线(BL),其源极连接第二NMOS管(MN2)和第四PMOS管(MP4)的漏极以及第三NMOS管(MN3)和第三PMOS管(MP3)的栅极;第一PMOS管(MP1)的栅极连接第一NMOS管(MN1)的栅极、第四PMOS管(MP4)的源极、第二PMOS管(MP2)和第四NMOS管(MN4)的漏极,其漏极连接第一NMOS管(MN1)的漏极和第三NMOS管(MN3)的源极,其源极连接电源电压(VDD);第一NMOS管(MN1)的源极接地电压(GND);第四PMOS管(MP4)的栅极连接第一写字线(WWL);第二NMOS管(MN2)的源极连接控制信号线(VVSS);第二PMOS管(MP2)和第三PMOS管(MP3)的源极连接电源电压(VDD);第四NMOS管(MN4)的源极接地电压(GND);所有NMOS管的体端均与地电压(GND)相连,所有PMOS管的体端均与电源电压(VDD)相连。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810434905.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top