[发明专利]一种基于多通道高速ADC相位自校正方法有效
| 申请号： | 201810450668.4 | 申请日： | 2018-05-11 |
| 公开（公告）号： | CN108631782B | 公开（公告）日： | 2022-06-24 |
| 发明（设计）人： | 陈科峰;吴光胜;甘宇;贺和平;杨光 | 申请（专利权）人： | 国蓉科技有限公司 |
| 主分类号： | H03M1/10 | 分类号： | H03M1/10 |
| 代理公司： | 成都君合集专利代理事务所(普通合伙) 51228 | 代理人： | 张鸣洁 |
| 地址： | 610000 *** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于多通道高速ADC相位自校正方法，包括数据采集、选取参考通道并根据参考通道计算各通道的相位差、计算修正值和执行自校正的步骤；本发明有效消除各通道的相位延迟，可实现同步精度可调，具有较好的实用性。本发明基于阵列式设计，对信号处理的实时性高；本发明的模数对接部份数据线少、信号完整性好、减少了系统的复杂性；本发明去除射频预处理模块，具有功耗低、体积小的优点；本发明可根据不同需求配置阵列通道数，使用灵活、方便；本发明可根据不同需求配置采样速率，满足不同应用需求。 | ||
| 搜索关键词： | 一种 基于 通道 高速 adc 相位 校正 方法 | ||
【主权项】：
1.一种基于多通道高速ADC相位自校正方法，其特征在于，主要包括以下步骤：步骤E1：数据采集，各通道对模拟信号进行数据采集，然后把对应的信号发送给FPGA，所述FPGA对各通道进行FFT变换，提取各通道的相位值；步骤E2：选取参考通道并根据参考通道计算各通道的相位差；步骤E3：计算修正值、执行自校正，计算各通道的修正值并进行修正，保证所有通道相差在3度以内；发送校正命令“calibration”，FPGA收到解码后的命令后开始进行自校正，以保证所有板之间的相位差一致。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国蓉科技有限公司，未经国蓉科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810450668.4/，转载请声明来源钻瓜专利网。
