[发明专利]基于量子可逆逻辑的AES加密系统硬件模块的实现方法在审
| 申请号： | 201810469202.9 | 申请日： | 2018-05-16 |
| 公开（公告）号： | CN108650076A | 公开（公告）日： | 2018-10-12 |
| 发明（设计）人： | 管致锦;陈加庆;程学云;沈鸣燕;朱鹏程;王艺臻 | 申请（专利权）人： | 南通大学 |
| 主分类号： | H04L9/06 | 分类号： | H04L9/06;H04L9/08 |
| 代理公司： | 南京正联知识产权代理有限公司 32243 | 代理人： | 张素庆 |
| 地址： | 226000 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种基于量子可逆逻辑的AES加密系统硬件模块的实现方法，通过在伽罗华域上的运算法则，来实现量子线路中的可逆计算，并使用电子线路中的异或门级联实现乘2器件的构造，通过在伽罗华域上的矩阵运算实现对128位状态矩阵中的一整列进行可逆加密操作，使用乘2器件与异或门来搭建列混合的硬件电路，基于伽罗华域域上的矩阵运算，使用乘2器件与电子逻辑门来搭建逆列混合的硬件电路，实现对列混合加密后数据流的解密操作。本发明可有效地提高文件的抗攻击能力，并能很大程度地减少能量的消耗与CPU的占用，提高加密效率。 | ||
| 搜索关键词： | 伽罗华域 列混合 矩阵运算 可逆逻辑 系统硬件 硬件电路 异或门 可逆 量子 矩阵 抗攻击能力 数据流 电子逻辑 电子线路 加密操作 加密效率 解密操作 量子线路 运算法则 位状态 有效地 级联 整列 加密 占用 消耗 | ||
【主权项】：
1.一种基于量子可逆逻辑的AES加密系统硬件模块的实现方法，其特征在于：包括以下步骤：A、由量子基本门CNOT门和SWAP门通过量子加密算法级联成AES加密硬件系统的量子乘2器件，以状态矩阵中的8位数据流作为输入，得到8位数据流的输出；B、由多个AES加密硬件系统的量子乘2器件和CNOT门通过量子加密的运算规则级联成量子列混合硬件模块，针对128位的数据流进行操作，达到对数据加密的作用，并将其转换成电子电路，实现硬件化；C、使用CNOT门通过量子加密运算级联成量子逆列混合硬件模块，与量子列混合硬件模块对应，针对128位数据流进行操作，达到对数据的解密作用，并将其转换成电子电路，实现硬件设计。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南通大学，未经南通大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810469202.9/，转载请声明来源钻瓜专利网。
