[发明专利]集成栅极驱动电路及显示设备在审
| 申请号： | 201810482810.3 | 申请日： | 2018-05-18 |
| 公开（公告）号： | CN108766356A | 公开（公告）日： | 2018-11-06 |
| 发明（设计）人： | 张盛东;王莹;廖聪维;吴继祥;霍新新;易水平;谢锐彬 | 申请（专利权）人： | 北京大学深圳研究生院 |
| 主分类号： | G09G3/3266 | 分类号： | G09G3/3266;G09G3/3225 |
| 代理公司： | 北京天驰君泰律师事务所 11592 | 代理人： | 沈超 |
| 地址： | 518071 广东省深圳市南山*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及驱动单元以及驱动装置。驱动单元，包括：寄存器模块，其被配置为在第一低频时钟信号的影响下，产生互为反相的第一控制信号与第二控制信号；多个输出模块，每个输出模块包括：输出支路，其被配置为在第一控制信号的影响下，通过产生驱动晶体管所接收到的高频时钟信号相关联的输出信号；多个下拉支路，其耦合到输出支路，并被配置为在第二控制信号的影响下，将输出支路中相应的多个节点维持在相应的低电位。 | ||
| 搜索关键词： | 输出支路 第二控制信号 第一控制信号 驱动单元 输出模块 配置 低频时钟信号 高频时钟信号 寄存器模块 驱动晶体管 支路 集成栅极 驱动电路 驱动装置 输出信号 显示设备 低电位 耦合到 反相 下拉 关联 | ||
【主权项】：
1.一种驱动单元，包括：寄存器模块，其被配置为在第一低频时钟信号的影响下，产生互为反相的第一控制信号与第二控制信号；多个输出模块，每个所述输出模块包括：输出支路，其被配置为在所述第一控制信号的影响下，通过产生驱动晶体管所接收到的高频时钟信号相关联的输出信号；多个下拉支路，其耦合到所述输出支路，并被配置为在所述第二控制信号的影响下，将所述输出支路中相应的多个节点维持在相应的低电位。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京大学深圳研究生院，未经北京大学深圳研究生院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810482810.3/，转载请声明来源钻瓜专利网。
