[发明专利]具有精细图形的半导体结构的制备方法

摘要

本发明提供一种具有精细图形的半导体结构的制备方法，包括：1）提供待刻蚀目标层；2）于刻蚀目标层上形成由下至上依次叠置的第一硬掩膜中间层、第二硬掩膜中间层及硬掩膜顶结构层；3）形成第一图形层；4）形成第二图形层；5）形成第一间隔层；6）形成第三图形层；去除第二图形单元；7）形成第二间隔层；8）形成第四图形层；去除第三图形单元。本发明可以将具有精细图形的半导体结构的制备工艺单一化，在提高良率的同时降低了生产成本。

主权项

1.一种具有精细图形的半导体结构的制备方法，其特征在于，包括如下步骤：1)提供一待刻蚀目标层，所述待刻蚀目标层包括待刻蚀的器件单元区域及位于所述器件单元区域外围的外围单元区域；2)于所述待刻蚀目标层上依次形成由下至上依次叠置的第一硬掩膜中间层、第二硬掩膜中间层及硬掩膜顶结构层；所述第一硬掩膜中间层位于所述器件单元区域及所述外围单元区域的上方；3)由所述硬掩膜顶结构层形成为第一图形层，所述第一图形层包括若干个平行间隔排布于所述器件单元区域上方的第一图形单元及保留于所述外围单元区域上方的所述硬掩膜顶结构层；4)依据所述第一图形层刻蚀所述第二硬掩膜中间层以形成第二图形层，所述第二图形层包括若干个平行间隔排布于所述器件单元区域上方的第二图形单元及保留于所述外围单元区域上方的所述第二硬掩膜中间层及所述硬掩膜顶结构层；5)于所述第二图形单元的顶部、侧壁、位于所述外围单元区域上方的所述硬掩膜顶结构层表面及暴露出的所述第一硬掩膜中间层表面上覆盖形成第一间隔层；6)去除位于所述第二图形单元顶部的所述第一间隔层、所述第二图形单元之间的部分所述第一间隔层及所述外围单元区域上方的所述第一间隔层以形成第三图形层，所述第三图形层包括若干个平行间隔排布的第三图形单元，所述第三图形单元位于所述第二图形单元的侧壁上；并去除所述第二图形单元；7)于所述第三图形单元的顶部、侧壁、位于所述外围单元区域上方的所述硬掩膜顶结构层表面及暴露的所述第一硬掩膜中间层表面上覆盖形成第二间隔层；及，8)去除位于所述第三图形单元顶部的所述第二间隔层、所述第三图形单元之间的部分所述第二间隔层及所述外围单元区域上方的所述第二间隔层以形成第四图形层，所述第四图形层包括若干个平行间隔排布的第四图形单元，所述第四图形单元位于所述第三图形单元的侧壁上；并去除所述第三图形单元。