[发明专利]像素驱动电路及驱动的方法、OLED显示面板和装置

摘要

本申请涉及一种像素驱动电路及驱动的方法、OLED显示面板和装置。像素驱动电路包括初始化开关电路、电压存储开关电路、驱动辅助开关电路和驱动晶体管；初始化开关电路连电压存储开关电路，电压存储开关电路连驱动辅助开关电路、驱动晶体管，驱动辅助开关电路连驱动晶体管和像素单元；初始化开关电路在第一预设时长内呈导通状态、传输电压至调整电压输入端；电压存储开关电路在第二预设时长内呈导通状态、存储补偿电压，在第三预设时长内呈截止状态、将存储的补偿电压输出至驱动晶体管；驱动辅助开关电路在第三预设时长内呈导通状态，将供电电压输出至驱动晶体管、将驱动晶体管输出的驱动电流输出至像素单元。采用本申请可提高显示画面品质。

主权项

1.一种像素驱动电路，其特征在于，包括初始化开关电路、电压存储开关电路、驱动辅助开关电路和驱动晶体管；/n所述初始化开关电路连接所述电压存储开关电路，公共连接的一端为调整电压输入端；所述电压存储开关电路连接所述驱动辅助开关电路、所述驱动晶体管且用于接入供电电压，所述驱动辅助开关电路连接所述驱动晶体管和像素单元且用于接入所述供电电压；所述初始化开关电路接收第一控制信号并呈现导通状态或截止状态，所述电压存储开关电路接收第二控制信号并呈现导通状态或截止状态，所述驱动辅助开关电路接收第三控制信号并呈现导通状态或截止状态；/n所述初始化开关电路在第一预设时长内呈导通状态、传输电压至所述调整电压输入端，在所述第一预设时长之后的第二预设时长内呈截止状态，在所述第二预设时长之后的第三预设时长内呈截止状态；所述电压存储开关电路在所述第一预设时长内呈导通状态，在所述第二预设时长内呈导通状态、进行补偿电压存储，在第三预设时长内呈截止状态、将存储的补偿电压输出至所述驱动晶体管；所述驱动辅助开关电路在所述第一预设时长内呈导通状态，在所述第二预设时长内呈截止状态，在所述第三预设时长内呈导通状态、将所述供电电压输出至所述驱动晶体管、将所述驱动晶体管输出的驱动电流输出至所述像素单元；所述驱动晶体管在接收到存储的补偿电压和所述驱动辅助开关电路传输的供电电压时输出所述驱动电流；/n所述初始化开关电路包括第一晶体管，所述电压存储开关电路包括电容、第二晶体管和第三晶体管，所述驱动辅助开关电路包括第四晶体管和第五晶体管；/n所述第一晶体管的第一连接端连接所述电容一端和所述第二晶体管的第一连接端，所述电容一端还连接所述驱动晶体管的控制端，所述第一晶体管的第二连接端连接所述第三晶体管的第一连接端，且公共端作为所述调整电压输入端，所述第一晶体管的控制端用于接入所述第一控制信号；/n所述第二晶体管的第二连接端、所述驱动晶体管的第一连接端和所述第四晶体管的第一连接端连接，所述第三晶体管的第二连接端、所述驱动晶体管的第二连接端和所述第五晶体管的第一连接端连接，所述第二晶体管的控制端和所述第三晶体管的控制端用于接入所述第二控制信号，所述电容另一端接入所述供电电压；/n所述第四晶体管的第二连接端接入所述供电电压，所述第五晶体管的第二连接端连接所述像素单元，所述第四晶体管和所述第五晶体管的控制端用于接入所述第三控制信号。/n