[发明专利]一种基于交织存储的三维数据处理方法有效
| 申请号： | 201810592622.6 | 申请日： | 2018-06-11 |
| 公开（公告）号： | CN108920097B | 公开（公告）日： | 2021-04-13 |
| 发明（设计）人： | 张诚;路满;谢春芳 | 申请（专利权）人： | 北京理工雷科雷达技术研究院有限公司 |
| 主分类号： | G06F3/06 | 分类号： | G06F3/06 |
| 代理公司： | 北京理工大学专利中心 11120 | 代理人： | 高燕燕 |
| 地址： | 100081 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 针对现有的FPGA+DDR方案中DDR读写效率不足的问题，本发明提供一种基于交织存储的三维数据处理系统，在保证原有核心处理能力和数据存储能力的同时，有效提高整体处理的实时性。本发明是一种基于交织存储的三维数据处理系统，包括第一维数据处理模块、第二维数据处理模块、第三维数据处理模块和DDR控制器，其中第一维数据处理模块包括一级处理模块和一级输出缓存模块，第二维数据处理模块包括二级输入缓存模块、二级处理模块、二级输出缓存模块，第三维数据处理模块包括三级输入缓存模块、三级处理模块、三级输出缓存模块。 | ||
| 搜索关键词： | 一种 基于 交织 存储 三维 数据处理 方法 | ||
【主权项】：
1.一种基于交织存储的三维数据处理系统，其特征在于：包括第一维数据处理模块、第二维数据处理模块、第三维数据处理模块和DDR，其中第一维数据处理模块包括一级处理模块和一级输出缓存模块，第二维数据处理模块包括二级输入缓存模块、二级处理模块、二级输出缓存模块，第三维数据处理模块包括三级输入缓存模块、三级处理模块、三级输出缓存模块；其中：所述一级处理模块接收输入三维数据，进行第一个维度的数据处理，并将数据处理结果输入一级输出缓存模块进行缓存；所述一级输出缓存模块将缓存结果输出给DDR；所述二级输入缓存模块读取DDR存储的处理结果，然后输出给二级处理模块；所述二级处理模块对三维数据的第二个维度进行计算，并将计算结果输出给二级输出缓存模块；所述二级输出缓存模块缓存二级处理模块的输出结果，将其输出给DDR；所述三级输入缓存模块读取DDR中存储的处理结果，然后输出给三级处理模块；所述三级处理模块对三维数据的第三个维度进行计算，并将计算结果输出给三级输出缓存模块；所述三级输出缓存模块缓存三级处理模块的输出结果，输出给DDR。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京理工雷科雷达技术研究院有限公司，未经北京理工雷科雷达技术研究院有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810592622.6/，转载请声明来源钻瓜专利网。
