[发明专利]大数据运算加速系统和芯片在审
| 申请号： | 201810609496.0 | 申请日： | 2018-06-13 |
| 公开（公告）号： | CN108536642A | 公开（公告）日： | 2018-09-14 |
| 发明（设计）人： | 桂文明;杨英;吴旭峰;杨存永 | 申请（专利权）人： | 北京比特大陆科技有限公司 |
| 主分类号： | G06F15/17 | 分类号： | G06F15/17 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 100192 北京*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种大数据运算加速系统以及芯片，通过在芯片中设置多个内核core，每个内核core执行运算和存储控制功能，并且在芯片外部给每个内核core连接至少一个存储单元。采用本发明的技术方案，使得每个内核通过读取自己连接的存储单元和其他内核连接的存储单元，达到每个内核可以具有大容量内存的技术效果，减少了数据从外部存储空间中搬入或者搬出内存的次数，加快了数据的处理速度；同时，由于多个内核可以分别独立运算或者协同运算，这样也加快了数据的处理速度。 | ||
| 搜索关键词： | 内核 运算 存储单元 芯片 加速系统 大数据 存储控制功能 读取 大容量内存 技术效果 外部存储 搬出 搬入 内存 协同 外部 | ||
【主权项】：
1.一种大数据运算加速系统，包括至少一个运算芯片和多个存储单元；所述芯片包括N个内核core，其中N为大于等于4的正整数，每个内核core分别包括存储控制单元和计算单元；存储控制单元通过总线分别连接至少一个存储单元；所述N个内核core通过总线互相连接；所述芯片包括数据交换控制单元，用于将芯片外部数据或者指令发送给内核core或者存储单元，并且从内核core或者存储单元获取数据或者指令。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京比特大陆科技有限公司，未经北京比特大陆科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810609496.0/，转载请声明来源钻瓜专利网。
